Магистрали MULTIBUS I/II

Тип работы:
Реферат
Предмет:
Информатика


Узнать стоимость

Детальная информация о работе

Выдержка из работы

Одним з найважливіших елементів обчислювальної системы
є структура системної магістралі, здійснює сопря-
жение всіх апаратних коштів. Системна магістраль обеспечи-
вает взаємодію одне з одним різних компонентів систе-
ми бачимо спільного використання системних ресурсів. Последнее
обставина відіграє в істотному увеличении
продуктивності всієї системи. З іншого боку, системна магист-
раль забезпечує передачу даних із участю пам’яті і уст-
ройств вводу-виводу, прямий доступом до пам’яті і порушення пре-
рываний.
Системні магістралі зазвичай виконуються в такий спосіб, что
збої які у інших частинах системи, не впливають з їхньої функ-
ционирование. Це збільшує загальну надійність системи. Приме-
раме магістралей загального призначення є запропоновані фир-
мій Intel архітектури MULTIBUS I і II, щоб забезпечити коммуни-
кационный канал для координації роботи найрізноманітніших вы-
числівників модулей.
MULTIBUS I і MULTIBUS II використовують концепцію «ведущий-ве-
домый «. Провідним є будь-який модуль, у якого средствами
управління магістраллю. Ведучий з допомогою логіки доступу до ма-
гистрали захоплює магістраль, потім генерує сигнали уп-
равления і адреси — й самі адреси пам’яті чи устрою вво-
та-висновку. На виконання цих дій провідний оборудуется
або блоком центрального процесора, або логікою, предназна-
ченной передачі даних із магістралі до місць призначення и
від нього. Ведений — це модуль, декодирующий стан адресных
ліній і діє виходячи з сигналів, отримані від веду-
щих; ведений неспроможна управляти магістраллю. Процедура обмена
сигналами між провідним і відомим дозволяє модулями различного
швидкодії взаимодествовать через магістраль. Ведучий ма-
гистрали може скасувати дії логіки управління магист-
ралью, коли йому необхідно гарантувати собі использова-
ние циклів магістралі. Така операція називається «блокиро-
вания «магістралі; вона тимчасово запобігає использование
магістралі іншими ведущими.
Ще одна важлива особливістю магістралі є возможность
підключення багатьох провідних модулів з метою утворення многоп-
роцессорных систем.
MULTIBUS I дозволяє передати 8- і 16 розрядні дані и
оперувати з адресами довжиною до 24 разрядов.
MULTIBUS II сприймає 8-, 16- і 32-рахрядные дані, а
адреси довжиною до 32 розрядів. Протоколи магістралей MULTIBUS I
і II докладно описані у документації фірми Intel, яку сле-
дме старанно вивчити перед використанням цих магістралей в
який — або системе.
MULTIBUS I
MULTIBUS I фірми Intel є 16-разрядную мно-
гопроцессорную систему, согласующуюся зі стандартом IEEE 796.
На рис. 2 приведено структурна схема поєднання з магистралью
MULTIBUS I. На малюнку не показано локальна шина і локальные
ресурси МП 80 386.

ПоказатьСвернуть
Заполнить форму текущей работой