Логические елементи та його електронні аналоги

Тип работы:
Реферат
Предмет:
Цифровые устройства


Узнать стоимость

Детальная информация о работе

Выдержка из работы

РЕФЕРАТ на тему:

Логічні елементи та його електронні аналоги.

Запровадження. … 3

Логічний елемент І. … 5

Логічний елемент АБО. … 7

Логічний елемент НЕ. … 8

Логічний елемент И-НЕ. …12

Логічний елемент ИЛИ-НЕ. … 14

Література. … 17

Математичної основою цифровий електроніки та обчислювальної техніки є алгебра логіки чи булева алгебра (під назвою англійського математика Джона Буля). У булевой алгебрі незалежні перемінні чи аргументи (X) приймають аж два значення: 0 чи 1. Залежні перемінні чи функції (Y) також можуть лише з двох значень: 0 чи 1. Функція алгебри логіки (ФАЛ) представляється в виде:

Y = F (X1; X2; X3 … XN).

Ця форма завдання ФАЛ називається алгебраической.

Основними логічними функціями являются:

— логічне заперечення (инверсия)

Y = [pic];

— роз'єднання (дизьюнкция)

Y = X1 + X2 чи Y = X1 V X2;

— логічне множення (коньюнкция)

Y = X1 (X2 чи Y = X1 (X2.

До складнішим функцій алгебри логіки относятся:

— функція рівнозначності (эквивалентности)

Y = X1 (X2 + [pic] чи Y = X1 (X2;

— функція неравнозначности (складання по модулю два)

Y = X1 ([pic] + [pic](X2 чи Y = X1 [pic] X2;

— функція Пірса (роз'єднання з отрицанием)

Y = [pic];

— функція Шеффера (логічне множення з отрицанием)

Y = [pic];

Логічний елемент — це електронне пристрій, реалізує жодну з логічних операцій. Логічні елементи є електронні устрою, у яких оброблювана інформація закодована як двійкових чисел, відображуваних напругою (сигналом) високої професійності і низького рівня. Термін «логічні» прийшов у електроніку з алгебри логіки, що оперує зі змінними величинами та його функціями, які можуть опинитися приймати тільки два значення: «істинно» чи «брехливо». Для позначення істинності чи помилковості висловлювань використовують відповідно символи 1 чи 0. Кожна логічна змінна може приймати тільки одне значення: 1 чи 0. Ці двоичные перемінні і функції від нього називаються логічними перемінними і логічними функціями. Устрою, реалізують логічні функції, називаються логічними чи цифровими пристроями. Умовне графічне зображення цифрового устрою показано малюнку 1. На входи устрою подають комбінації двійкових змінних Х1, Х2, …, Хn, з виходу знімають комбінації двійкових змінних Y1, Y2, …, Ym. Вихідні і вхідні перемінні пов’язані між собою логічного функцією ?.

X1 Y1

X2 Y2

Xn

Ym

Рис. 1.

Логічні елементи за заданим режимом роботи поділяються на статичні і динамічні. Статичні ЛЕ можуть працюватиме, як в статичному, і динамічному (імпульсному) режимах. Статичні елементи найширше використовують у сучасних мікросхемах. Динамічні ЛЕ можуть працювати лише у імпульсному режиме.

Логічні елементи класифікують також із типу застосовуваних транзисторів. Найбільшого поширення набула отримали ЛЕ на біполярних і МДП — транзисторах і МДП — транзисторах. З іншого боку, інтенсивно розробляються ЛЕ на арсенід — галлиевых МЕП і ГМЕП — транзисторах. До кожного з перелічених типів ЛЕ існує число схемотехнических і конструктивно — технологічних разновидностей.

Логічний елемент И.

Логічний операція І на двох змінних Проте й У подається як А? В=С, т. е. С=1 в тому разі, коли А=1 і В=1 (якщо, А істинно і У істинно, тоді З істинно). Вона позначається точкою між двома перемінними Проте й У, які зазвичай називають логічними перемінними і цьому цифрові операції називають логічними операціями. Схема, що здійснює операцію І, називається елементом І. Твердження «істинно» прийнято ототожнювати зі станом 1 і навпаки твердження ототожнювати зі станом 0 у цифровій схемою. Відповідно до цим таблиця для операції І, яка охоплює всі можливі комбінації змінних, А і У та відповідній перемінної З, показано таблиці 1. для вхідних і однієї вихідний перемінної. Вона називається таблицею істинності чи функціональної таблицею. Узагальнити табл. 1. На більше вхідних змінних. Відповідно до табл. 1. Вихідна змінна С=1 (тобто. «З істинно» виходить, лише коли Проте й У «істинно». Логічно символ для елемента І і диодная логічна схема І на елемента з цими двома входами і одного виходом показано на рис. 2, чи 2, б. Блок І забезпечує логічний 1 не вдома, лише коли логічно представлені всі виходи. Така схема то, можливо порівняти з системою послідовно включених ключів (рис. 3). Тільки якщо, як это

[pic]

Рис. 2. показано на рис. 3, все ключі замкнуті (стан 1), з’являється вихідний напруга й включається індикатор. Більше практичною формою блоком І є диодная схема, показана на рис. 4. Використовуючи позитивне напруга +V для стану 1 і V=0 для стану 0, бачимо, що схема забезпечує не вдома стан 1 для +V, лише коли попри всі входи подано напруга +V, чи 1. Будь-який вхід при V=0 підтримує вихід стані 0. У насправді, діоди зміщено в позитивному напрямку і вихідний напруга одно нулю, що означає, що вихідний стан є 0. Якщо до усім тим входам одночасно докласти позитивне напруга кілька більш ніж V, то діоди стають назад усунутими і вихідний напруга зростає до V, т. е. настає стан 1. Зауважимо, що навіть коли один вхід перебуває у стані 0, т. е. на відповідному диоде є пряме усунення, то вихідний сигнал залишається рівним нулю. Це тим, що нульовий напруга будь-якою вході дає коротке замикання виходу землю. У логічного формі це, що 0 будь-якою вході створює 0 на выходе.

Операцію, здійснювану блоком І, годі було змішувати з математичної операцією складання, оскільки вихід блоку Не є сума вхідних сигналів, як це випливає з функціональної таблиці. Блок І широко використовують у цифрових електричних схемах і позначається символом, показаним на рис. 4, б.

[pic] [pic]

а) б)

Рис. 3. Ланцюжок послідовних Рис. 4: а) диодная схема із трьома входами; б) її ключів схеми логічного І символічне обозначение

Схема найпростішого двухвходового елемента І біполярних транзисторах приведено на рис. 5, а, але в рис. 5, б — діаграма його роботи. Елемент І називають іноді схемою збіги, оскільки з діаграми роботи видно, що сигнал 1 не вдома з’являється тільки у разі, обох входах Проте й У одночасно діють напруги логічного 1. Оскільки транзистори VT1 і VT2 з'єднані послідовно, то струм у ланцюзі може протікати лише у разі, якщо відкриті обидва транзистора. Якщо відкритий тільки один з транзисторів, то струм протікати катма й напруга не вдома буде нульовим. Отже, схема виконує логічне множення І на відповідність до функціональної таблицею И.

Схема логічного елемента І на ТТЛ — варіанті виконання приведено на рис. 5, в. Особливість схеми — використання на вході многоэмиттерного транзистора VT1. Коли обидва входу Проте й У подано напруги логічного 0, то відкриті обидва переходу база -эмиттер транзистора VT1 і струм відбувається лише них, не відгалужуючи в перехід база — колектор. У результаті транзистор VT2 закритий і виході Q діє нульовий напруга. Коли одне із входів подається позитивне напруга логічного 1, то відповідний перехід база — эмиттер транзистора VT1запирается. Проте основний перехід база — колектор не спирається, бо конструкція многоэмиттерного транзистора (і режим роботи) така, що струм у ланцюзі база — колектор може протікати тоді, опинившись замкненими все переходи база — эмиттер. Отже, лише за одночасної подачі на обидва входу напруги логічного 1 відпирається перехід база — колектор транзистора VT1, що у своє чергу призводить до отпиранию транзистора VT2 появі виході напруги логічного 1 у повній відповідності з правилом дії логічного елемента И. МОП — варіант схеми логічного елемента І наведено на рис. 5, р. Тут, як й у попередніх схемах, замість опору навантаження використовується МОП — транзистор з отпирающим напругою на затворе.

[pic][pic][pic][pic]

Див. Мал.5. Логічний елемент І біполярних транзисторах (а), діаграми напруг з його входах А, У я виході Q (б); елемент І, виконаний на многоэмиттерном (б) і МОП транзисторах (а)

Логічний елемент ИЛИ.

Логічне твердження «Якщо, А чи У істинно, тоді Q істинно» записується так А+В=Q, де знак «+» є символ, що означає операцію АБО. Відповідна цим визначенням Функціональна табл. 2. показує, вихід виходить за наявності будь-якого вхідного сигналу. Принципова схема двухвходового логічного елемента АБО в ТТЛ-исполнении приведено на рис. 6, а. Відповідно до правилами логічного складання, якби входах Проте й У діють сигнали логічних 0, переходи база — эмиттер транзисторів VT1 і VT4 відкриті і крізь них протікає струм. У цьому, очевидно, через переходи база — колектор в транзисторах VT1 і VT4 струм не протікає, унаслідок чого закриті транзистори VT2 і VT3 і їхній спільній опір в ланцюга эмиттеров R2 немає падіння напруги, тобто. вихідний сигнал Q відповідає логічному 0. Коли одному з входів, А чи У діє сигнал позитивної полярності, відповідний логічного 1, то відбуваються запирання переходу база — эмиттер транзистора VT1 (чи VT4) і відмикання переходу база — колектор. Це спричиняє отпиранию транзистора VT2 (чи VT3 і появі резисторе R2 — не вдома Q — майже повного напруги джерела харчування (з відрахуванням падіння напруги на кілька десятих часткою вольта цілком відкритому транзисторі VT2 чи VT3. При подачі сигналу 1 на обидва входу Проте й У відчиняються й обидва вихідних транзистора VT2 і VT3, що зумовлює деякому збільшення напруги не вдома Q. Отже, розглянута електронна схема виконує логічне складання ИЛИ.

[pic] [pic]

Рис. 6. Логічний елемент АБО, виконаний на біполярних (чи І МОП- транзисторах (б)

Логічний елемент АБО на МОП транзисторах можуть виконати по схемою, наведеної на рис. 6, б. У цій схемі транзистори VT1 і VT2 включаються під час подачі з їхньої затвори позитивного напруги логічного 1 і вимикаються, якщо діє напруга логічного 0. Транзистор VT3 використовується замість резистора і постійно відкритий, що зумовлює споживання енергії харчування, тоді коли відкриті транзистори VT1 і VT2.

Логічний елемент НЕ.

Це операція застосовується у випадках, коли потрібно мати протилежні значення перемінної. Протилежне значення перемінної називається доповненням цієї перемінної Символічно для НЕ воно позначається рисою над відповідної перемінної величиною: А=Q.

У найпростішому разі елемент НЕ інвертор — можуть виконати на біполярному (чи польовому) транзисторі із загальним эмиттером (рис. 7, а). Коли на вході А діє сигнал 0, транзистор VT струму «не проводить слідство й напруга не вдома Q максимально, практично одно напрузі джерела харчування і відповідає сигналу 1. Коли вході діє позитивне напруга, відповідне сигналу 1, транзистор VT (n — p — n-типа) відпирається, перетворюється на режим насичення і непередбачуване напруження не вдома Q знижується рівня 0,1−0,3 У, відповідне сигналу 0. Отже, схема інвертує вхідний сигнал. У розглянутим схеми НЕ багато недоліків: малі швидкодію і нагрузочная спроможність населення і дуже низька стійкість перед перешкодами. Тому на згадуваній практиці використовують складніші схеми. Зокрема, на рис. 7, б приведено схема инвертора сімейства ТТЛ з урахуванням многоэмиттерного транзистора VT1. При напрузі логічного 0 на вході А створюються умови для перебігу струму в транзисторі VT1 лише у ланцюга переходу эмиттер-база (на рис. 7, б вказані два паралельно з'єднаних эмиттера, працюючих як один), а перехід коллектор-база закритий, унаслідок чого немає струму у ланцюги бази транзистора VT2 і він замкнено. У цьому з його колекторі є напруга, близький до напрузі джерела харчування. Ця напруга діє базу транзистора VT3, що зумовлює його повного отпиранию. У той час транзистор VT4 замкнено, оскільки у його базу не подається ніякого напруги, оскільки транзистор VT2 закритий, струм нього не проходить і резисторе R2 немає напруги (яка могла б відкрити транзистор VT4). Отже, оскільки транзистор VT3 відкритий, а VT4 закритий, не вдома Q діє позитивне напруга, близький до напрузі джерела харчування, що він відповідає логічного 1. Коли вхід, А подається напруга логічного 1, то перехід эмиттер — база транзистора VT1 замикається, але створюються умови для перебігу струму через його перехід колектор — базу й цим для перебігу струму через базу транзистора VT2, що зумовлює його отпиранию і переходу в режим насичення. У цьому транзистор VT3 замикається (бо в колекторі VT2 діє занадто низька напруга), а транзистор VT4 відпирається, бо в його базу подають із резистора R2 напруження у позитивної полярності. Таким чином, через мале опір відкритого транзистора VT4 вихід сполучається з загальної шиною «землею» і непередбачуване напруження у ньому виявляється майже нульовим і схема працює як інвертор. Діод VD, включений на вхід А, захищає схему від перевантаження по входу.

Істотно підвищити швидкодія инвертора і знизити витрата енергії харчування дозволяє застосування діодів Шоттки, які включаємо паралельно переходу колектор — база біполярного транзистора (рис. 7, в). Таке з'єднання називається транзистором Шоттки і позначається в електронних схемах, як показано на рис. 7, в. Середнє час затримки сигналів в логічних елементах ТТЛШ порядку 1,5 нс за середньої споживаної потужності близько 20 мВт однією логічний элемент.

Застосування МОП-транзисторов дозволяє майже 10 раз збільшити кількість активних елементів на кристалі інтегральної мікросхеми і як в 103 раз зменшити споживання харчування проти біполярними транзисторами. Однак майже в 10−20 раз зменшується швидкодія (в першу чергу, через великі ємностей на вході і виході транзисторів і дуже високих вхідних сопротивлений).

Інвертор на МОП транзисторах з n-каналами можуть виконати по схемою, наведеної на рис. 8, а. Транзистор VT1, на затвор якого подається напруження у отпирающей полярності, виконує роль резистора (опір якої може бути зроблено будь-яким — не більше від сотень омів до сотень кило-омов — залежно від технології виготовлення й напруги на затворі). Коли вході А діє сигнал 0, то транзистор VT2 закритий і напруга не вдома Q практично одно напрузі джерела харчування, т. е. відповідає напрузі логічного 1. Коли на вхід, А діє позитивне напруга, відповідне напрузі логічного 1, то транзистор VT2 відкривається (його опір у своїй не перевищує 300 — 500 Ом) і непередбачуване напруження не вдома Q стає невеликим (десяті частки- одиниці вольт), що він відповідає логічному 0. Істотне підвищення швидкодії (й відповідне зниження споживання енергії харчування) характеризується використанні компліментарною пари КМОП-транзисторов.

Схема КМОП-инвертора приведено на рис. 8, б. Коли вході А схеми діє напруга логічного нуля, то транзистор VT1, має р-канал, повністю відкритий, оскільки його затвор у своїй з'єднаний із загальним дротом і на нього подається напруження як у отпирающей полярності щодо джерела, з'єднаний з плюсом джерела харчування. Транзистор VT2 має n- канал, замкнено, унаслідок чого напруга не вдома Q максимально і відповідає напрузі логічного 1. Коли на вхід, А подається позитивне напруга логічного 1, то транзистор VT1 замикається, а транзистор VT2 повністю відпирається, унаслідок чого напруга на вході Q стає нульовим. Швидкодія цієї схеми проти попередньої істотно збільшується тому, що заряд-перезаряд паразитних ємностей відбувається після дуже малі опору повністю відкритих транзисторів VT1 і VT2. Споживання енергії харчування знижується рівня десятих часткою мікровата однією елемент оскільки схема споживає струм, по суті, лише під час перемикання, коли той транзистор відкривається, інший закривається. У час — при 0 чи 1 — завжди одне із транзисторів закритий і струм джерела харчування не потребляется.

[pic]

Рис. 7. Логічний елемент НЕ, виконаний на звичайному біполярному транзисторі (а); многоэмиттерном транзисторі з додатковим підсилювачем (б); Транзистор Шоттки та її умовне графічне зображення у електронних схемах (в).

[pic]

Рис. 8. Логічний елемент НЕ, виконаний на МОП- транзисторах з n-каналом (а), компліментарною парі МОП- транзисторів з n- і р-каналами (б).

Логічний елемент І - НЕ.

Більше універсальний елемент И-НЕ, дозволяє разом з операцією логічного множення виконати і заперечення, тим більше переважно випадків це ускладнює схеми. Наприклад, на рис. 9, а наведено МОП-вариант схеми логічного елемента И-НЕ. Транзистор VT1 використовується замість опору навантаження і постійно відкритий, бо його затвор подається напруження у отпирающей полярності. Коли затвори транзисторів VT2 і VT3 подано напруги логічного 0, всі вони заперто, струму не проводять громадяни й на виході Q діє майже повне напруга харчування, т. е. напруга логічного 1. Якщо подається напруга логічного 1 лише на з входів, А чи У, стан схеми не змінюється і непередбачуване напруження не вдома залишається незмінною. Проте, якби обидва входу діють напруги логічних 1, то обидва транзистора VT2 і VT3 відмикаються, їхня внутрішня опір зменшується (до 500 — 1000 Ом) і непередбачуване напруження не вдома Q також стає невеликим, т. е. не вдома діє логічний 0 — у його відповідності з таблицею істинності И-НЕ (табл. 4.).

Недолік схеми — під час подачі на входи A і У одночасно напруг логічних 1 схема споживає струм джерела харчування. Якщо ж елемент І- НЕ виконано на КМОП-транзисторах, то цього немає. Зокрема, на рис. 9, б дається схема подібного елемента. Транзистори VT1 і VT2 мають р- канали, унаслідок чого, коли з їхньої затворах (входах A, У) діють сигнали логічних 0, вони цілком відкриті і виході Q є позитивне напруга логічного 1. У цьому транзистори VT3 і VT4 повністю заперто, бо мають n-каналы. Коли на обидва входу A, У одночасно діють позитивні напруги логічних 1, транзистори VT1 і VT2 защіпаються і непередбачуване напруження із виходу Q знімається. У цьому транзистори VT3 і VT4 відмикаються і вихід виявляється сполученим із загальним дротом через мале опір (500 — 1000 Ом). Коли одному з входів діє напруга логічного 0, але в іншому — напруга логічного 1, то одне із транзисторів з р — каналом (VT1 чи VT2) замикається, але інший залишається відкритим, і те що їх включено паралельно, не вдома залишається напруга логічного 1. У цьому одне із транзисторів з n-каналом (VT3 чи VT4) виявляється відкритим; інший — закритим, і те що їх включено послідовно, шунтування виходу Q малим опором немає і напруга не вдома виявляється високим. Отже, сама схема струму не споживає (хіба що ті миті, коли відбувається процес її перемикання — але ці, загалом, частки мікровата). ТТЛ-вариант схеми логічного елемента И-НЕ дано на рис. 5, в. З розгляду малюнка цілком очевидно, що схема є стандартний елемент І (рис. 5, в), до якому додано вихідний стандартний підсилювач — від инвертора (див. рис. 7, б). Умовні зображення логічного елемента И-НЕ дана на рис. 9, г.

[pic]

Рис. 9. Логічний елемент И-НЕ, виконаний на МОП транзисторах з га-каналами (а), многоэмиттерном біполярному транзисторі і додатковому підсилювачі (б), комплементарных МОП транзисторах (у і умовні графічні позначення елементів ИЛИ-НЕ і И-НЕ в електронних схемах (г)

Логічні елементи ИЛИ-НЕ.

Змінивши схему логічного елемента АБО на МОП транзисторах можливо отримати новий, більш універсальний елемент ИЛИ-НЕ, здійснює разом з логічним складанням АБО і логічне заперечення (інверсію) НЕ. І тому активні елементи мають бути використані над режимі повторювачів (як і схемою рис. 6, б), а режимі усилителей-инверторов, що легко досягається перенесенням загального опору навантаження із ланцюга витоків в ланцюг стоків. На рис. 10, а наведена така схема логічного елемента ИЛИ-НЕ. При сигнали логічного 0 на входах Проте й У транзистори VT2 і VT3 заперто, а оскільки транзистор VT1 постійно відкрито й ж виконує функцію опору навантаження, то, на виході Q діє позитивне напруга логічного 1. Коли одному з входів, А чи У (чи одночасно двома) діє позитивне, напруга, відповідне логічного 1, то транзистор VT2 чи VT3 чи обидва разом виявляються відкритими й напруга на виході Q знижується за кілька десятих долей-единиц вольт, т. е. до рівня напруги логічного 0.

[pic] [pic]

[pic]

Рис. 10. Логічні елементи ИЛИ-НЕ, виконані на біполярних транзисторах (а), МОП транзисторах з n-каналами (б), компліментарних парах МОП-транзисторов (в).

Істотно знизити споживання харчування і збільшити швидкодія дозволяє використання КМОП-транзисторов. Зокрема, на рис. 10, б приведено схема такого виду. Транзистори VT1 і VT2 мають р- канали і відкриваються, якби їх затвори подається напруга логічного 0 (бо в їх затвори, з'єднані з плюсом джерела харчування, подається негативне напруження як у отпирающей полярності). У цьому транзистори VT3 і VT4, мають n-каналы, виявляються замкненими і непередбачуване напруження не вдома Q близько до напрузі джерела харчування, т. е. до напрузі логічного 1. Коли б одному з входів діє напруга логічного 1, то один з транзисторів VT1 чи VT2 закривається, а оскільки вони з'єднані послідовно, схема відключається джерела харчування і виході Q напруга одно 0. На додачу до цього відкривається одне із транзисторів VT3 чи VT4 (включених паралельно) і вихід сполучається з загальним дротом через дуже мале опір 100−300 Ом. Отже, елемент чи діє у повній відповідності до таблицею істинності ИЛИ-НЕ (табл. 5.). Слід зазначити, що схема надзвичайно економічна і споживає струм лише на вельми стислі миті, під час перемикання, коли самі транзистори відкриваються, інші ще встигли закрыться.

ТТЛ-вариант конструктивного виконання схеми ИЛИ-НЕ на біполярних транзисторах наведено на рис. 10, в. З розгляду малюнка видно, що схема об'єднує у собі двухвходовый елемент АБО (рис. 6, чи інвертор НЕ (див. рис. 7, б). Коли входах Проте й У діють напруги логічних 0, то переходи база — эмиттер транзисторів VT1 і VT4 відкриті і крізь них протікає струм, минаючи переходи база — колектор. У результаті заперто суммирующие транзистори VT2 і VT3. Тому на згадуваній базу транзистора VT5 через резистор R4 подається напруга харчування, повністю його отпирающее, в результаті чого для виходу Q надходить позитивне напруга, відповідне логічного 1. Транзистор VT6, включений паралельно виходу Q, у своїй замкнено і струму не проводить, бо його базу не подається напруга (з резистора R2). Коли б одному з входів, А чи У діє напруга логічного 1, одне із підсумовуючих транзисторів VT2 чи VT3 відпирається, напруження у точці сполуки їх колекторів різко падає, що зумовлює запиранию транзистора VT5 і вхід перестає надходити позитивне напруга. Виявляється відкритим транзистор VT6 шунтирующий своїм малим опором вихід, оскільки у його базу починає подаватися напруга, снимаемое з резистора R2, включеного в ланцюг эмиттеров підсумовуючих транзисторів VT2, VT3 (одна з яких проводить струм). Отже, схема працює у повній відповідності до табл. 5. Умовне зображення логічного елемента ИЛИ-НЕ дана на рис. 9, г.

У розглянутих схемах логічних елементів спрощення показувалося, зазвичай, лише дві входу. Це не означає, що у реальних схемах їхні сусіди лише два — їх то, можливо значно більше, до 8−10. І якщо є спеціальні устрою — расширители, що дозволяють збільшити число входів. Однак якщо необхідності можна збільшити кількість входів елементів И-НЕ чи ИЛИ-НЕ способом нарощування, об'єднуючи послідовно- паралельно кілька окремих мікросхем із меншим числом входів. У цьому може виникнути проблема: що робити з іншими вільними входами? Якщо застосовані елементи І на ТТЛ-исполнении, то ми все вільні входи треба з'єднати разом і підключити через резистор один — 2 кОм до плюса джерела харчування (+5 У). Вільні входи можна з'єднати все із використовуваними, але ці не завжди бажано, бо збільшується навантаження джерело сигналу. У МОП і КМОП-схемах І вільні входи можна з'єднувати безпосередньо з плюсом джерела питания.

Складніше нарощування у разі елементів ИЛИ-НЕ, И-НЕ, де доводиться використовувати додаткові инверторы.

У сучасному цифровий техніці нині домінують чотири сімейства логічних мікросхем в інтегральному виконанні: ТТЛ; ТТЛШ; КМОП і ЭСЛ, що випускалися в весь світ сотнями мільйонів штук щорічно. У цьому найширше застосовуються для побудови цифрових інформаційно- вимірювальних геофізичних пристроїв мікросхеми ТТЛ, ТТЛШ і КМОП. Цифрові мікросхеми сімейства ЭСЛ, доки мають собі рівних швидкодії (частки наносекунды), споживають занадто багато енергії харчування й закони використовують переважно до створення сверхбыстродействующих ЕОМ універсального применения.

Усі логічні елементи випускаються як мікросхем в інтегральному виконанні і маркуються стандартним семиэлементным кодом. У цьому третій елемент маркування — дві літери — позначає: ЛІ - елемент І; ЛН — елемент НЕ; ЛЛ — елемент АБО; ЛА — елемент И-НЕ; ЛЕ — елемент ИЛИ-НЕ; ЛЗ — елемент И-ИЛИ; ЛБ — елемент И-НЕ/ИЛИ-НЕ; ЛР — елемент И-ИЛИ-НЕ; Л До — елемент И-ИЛИ- НЕ/И-ИЛИ; ЛМ- елемент ИЛИ-НЕ/ИЛИ; ЛД — расширители; ЛЗ — інші типи елементів (зокрема який виключає АБО); ХЛ — багатофункціональні элементы.

Список використаної литературы

1. Бобровников Л. З. Радіотехніка і електроніка. М. Надра, 1990 р. 2. Гутників У. З. Інтегральна електроніка в вимірювальних приладах. Л.

Енергія, 1978 р. 3. Ямпольський У. З. Основи автоматики та обчислювальної техніки. М.

Просвітництво, 1991 р. 4. Нефёдов У. І. Основи радіоелектроніки. М. Вищу школу, 1994 г.

----------------------- ?

+V

Таблиця 1

Функціональна таблиця (таблиця істинності) И

А В

Q

0 ††††††?†††††††††††††††††††?‰†††††††††††††††††††?††††††††††††††††††??††††††††

††††††††††† 0 0 0 1

0

1 0

0

1 1

1

Выход

А

В

Световой индикатор

К1 К2 К3

Таблиця 2

Функціональна таблиця (таблиця істинності) ИЛИ

А В

Q

0 0

0

0 1

1

1 0

1

1 1

1

Таблиця 3

Функціональна таблиця (таблиця істинності) НЕ

А Q

0 0

0 1

Таблиця 4.

Функціональна таблиця (таблиця істинності) И-НЕ

A B Q

0 0 1

1 0 1

0 1 1

1 1 0

Таблиця 5.

Функціональна таблица

(таблиця істинності) ИЛИ-НЕ.

А У Q

0 0 1

1 0 0

0 1 0

1 1 0

б

а

ПоказатьСвернуть
Заполнить форму текущей работой