Проектирование устрою збору данных

Тип работы:
Реферат
Предмет:
Информатика, программирование


Узнать стоимость

Детальная информация о работе

Выдержка из работы

МІНІСТЕРСТВО ЗВ’ЯЗКУ РОСІЙСЬКОЇ ФЕДЕРАЦИИ

МОСКОВСЬКИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ СВЯЗИ

І ИНФОРМАТИКИ

До У Р З Про У, А Я Р, А Б Про Т А

по теме

" Проектування устрою збирання цих «

Студент грн. А19 301

Рибалко С.О.

1 Запровадження:

Галузь зв’язку є одним із найперспективніших галузей народного господарства з погляду можливостей застосування засобів цифрового і мікропроцесорної техніки. До областей можливого застосування мікропроцесорів (МП) на підприємствах, закладах державної і в систем зв’язку поруч із такими визнаними напрями, як управління системами комутації каналів і повідомлень, автоматизація проектування, ставляться: створення автоматизованих системам управління технологічними процесами і інформаційно-вимірювальних систем, які забезпечують автоматизацію вимірів, контролю справності апаратури і ліній, управління, і навіть розширення сервісних послуг, наданих абонентам, можливостей оконечных пристроїв системи зв’язку й багато іншого. Інформаційно-вимірювальні та управляючі цифрові і мікропроцесорні системи призначені для виміру, збору, обробки, збереження і відображення інформації з реальних об'єктів, і навіть керувати ними. Як правило, мікропроцесорні системи (МШС) містять МП чи микро-ЭВМ і кошти вимірювання, і первинного перетворення інформації (датчики), збору (комутації) сигналів датчиків, їх первинної обробки, передачі на відстань, виконавчі органи, кошти відображення (дисплеї, графопостроители, електричні друкують пристрої і др.).

Отже, під час проведення вимірів параметрів каналів зв’язку, або за прийомі телеметричним інформацією ЕОМ найчастіше виникають необхідність забезпечити збір даних. Слід наприклад, послідовно опитуючи аналогові канали, перетворювати аналогові вимірювальні чи телеметричні сигнали, вступники із них, в цифрову форму і поміщати їх в ВП (ОЗУ) із єдиною метою подальшим оброблення і отображения.

2 З, А Д, А М І Е

Спроектувати пристрій збирання цих (УСД). Є F аналогових каналів. Необхідно послідовно опитуючи їх отримані з каналів аналогові величини з допомогою АЦП перетворювати на Цифрову форму (в двоичные слова стандартної довжини 1 байт — 8 біт) і поміщати в послідовні осередки деякою області основний пам’яті (ВП), починаючи з осередки, має адресу G.

Цифрова процесорна система, фрагментом якої є проектоване УСД, у собі має ОЗУ ємністю [pic] з форматом адресного слова 2 байта — 16 бит.

Синхронізація роботи процесорного устрою здійснюється від генератора тактових імпульсів (ГТИ). Частота синхроимпульсов f=500 кГц.

Потрібна: 1) З завдання пропрацювати питання організації ОЗУ цифровий системы;

2) Реалізувати УСД у двох варіантах: а) в вигляді процесорного устрою, побудованого за принципами схемної логіки, з доведенням його рівня функционально-логической схеми; б) в вигляді микропроцессорного устрою, побудованого з урахуванням мікропроцесора КР580ВМ80. При реалізації УСД з урахуванням мікропроцесора слід поточний номер (адресу) аналогового каналу зберігати в регістрі r. Мікропроцесорний пристрій необхідно довести рівня структурної схеми, скласти програму його функціонування мовою Ассемблера, скласти таблицю розміщення програми в ВП, починаючи з осередки з адресою (, і навіть скласти програму кодових комбінаціях (на машинному мові); 3) В варіанті реалізації УСД з урахуванням мікропроцесора програму циклу збору даних із F аналогових каналів оформити як прерывающую програму пропозиції, що МШС входить контролер переривань КР580ВН69.

4)Оценить швидкодія УСД в обох варіантах реализации.

Індивідуальне задание:

Нехай F = [pic]; G = [pic]; [pic]=2048[pic]8, r = E; (= [pic].

3 Про Р Р, А М І З, А Ц І Я Про З У

ОЗУ з необхідної ємністю 2048[pic]8 можуть спорудити з урахуванням мікросхем напівпровідникових ОЗУ, випущених промисловістю, різними способами.

Вибір мікросхем для реалізації ОЗУ може здійснюється з різних критеріїв: — мінімізації числа корпусів (апаратних витрат); - мінімізації споживаної потужності; - підвищення швидкодії МШС; - узгодження напруг харчування основних функціональних модулів МШС і ін. З мінімізації апаратних витрат виберемо для реалізації ОЗУ УСД мікросхему КР565РУ2А. Вона має 1к осередків з розрядністю 1 біт. Для побудови ОЗУ з ємністю 2048[pic]8 потрібно 16 таких мікросхем, організованих у два лінійки (сторінки), кожна з яких містить по 8 мікросхем (за кількістю біт в осередку пам’яті). Звернення до осередку, розташованої у тому чи іншого лінійці, забезпечується за допомогою управляючого сигналу ВК — вибір кристала. Для простоти приймемо, що мікросхема у будь-якій реалізації має лише один вхід ВК (по ГОСТ — CS). Тоді при ВК=1 звернення до кристалу (мікросхемі) у цій лінійці ОЗУ буде заблоковано. При ВК=0 звернення дозволяється. Для адресації двох лінійок потрібно адресу вже з біта (0,1). Оскільки число лінійок в ОЗУ максимум двох, то дешифратор не потрібно. Біти адрес лінійок розміщуються в старших розрядах заданого адресного слова.

Шестнадцатиразрядное адресне слово дозволяє адресувати максимально 216=65 536=64к осередків пам’яті. Зазвичай це адреси розподіляють між ОЗУ, ПЗУ і УВВ, входять до складу цифровий системи. Якщо заданий число осередків ОЗУ менше, то тут для їх адресації може знадобитися адресне слово із меншим числом розрядів. І тут для адресації осередків ОЗУ використовуються в повному обсязі розряди адресного слова заданої довжини (2 байта). Вважатимемо що у такому варіанті старші розряди залишаються невикористаними, тому їхній вміст то, можливо довільним, адже він ігнорується дешифратором адреси ОЗУ. Проте за фіксованою розрядності адресного регістру з методичних міркувань при програмуванні процесорного устрою доцільно завантажувати нулі в незадіяні розряди адресного слова. Режим звернення до ВП визначається значенням управляючого сигналу ЧТЕНИЕ/ЗАПИСЬ (ЧТ/ЗП) (по ГОСТ — RD/WR). При ЧТ/ЗП=1 забезпечується режим читання інформації з ВП, при ЧТ/ЗП=0 — режим запис у ОП.

Маючи вище сказане побудуємо схему ОЗУ з ємністю 2к x 8 (рис. 1).

Організація ОЗУ

Ёмкость ОЗУ: 2к x 8 = 2048×8. Потрібна організація двох лінійок по вісім мікросхем КР565РУ2А.

4 РЕАЛІЗАЦІЯ УСД НА ПРИНЦИПАХ СХЕМНОЇ ЛОГИКИ

1 Загальна структурна схема УСД

Як і кожна процессорное пристрій, УСД і двох основних вузлів: операційного вузла (ЗУ) і вузла управління (УУ), що робить собою микропрограммный автомат (мал.2.). ЗУ — цей прилад, у якому безпосередньо виконуються операції, реалізовані процесором. Цей вузол перетворює коди (операнды), вступники на входи Р у ті чи інші детермінований моменти часу, в вихідний код (результат), снимаемый з виходів З. У прикладі на входи ЗУ надходять дані із виходу АЦП, представлені у вигляді паралельного двоичного коду, а перетворення, що здійснюється на ЗУ УСД, полягає у прийомі цих даних із тієї чи іншої аналогового каналу та пересилки в необхідні осередки оперативної пам’яті. ЗУ може охоплювати у собі такі елементи, як регістри чи інші модулі ЗУ, лічильники, сумматоры, мультиплексори, дешифраторы та інших., з'єднані між собою каналами зв’язку (зазвичай фізичними лініями), якими двоичная інформація передається, зазвичай, в паралельної форме.

УУ у певному послідовності формує управляючі сигнали У1, У2,… і з допомогою координує роботу елементів схеми ЗУ, забезпечуючи в ЗУ необхідну обробку інформації. Під впливом кожного з цих сигналів в елементах ЗУ виробляються деякі елементарні дії, звані микрооперациями. До таких дій ставляться: зчитування вмісту якогось регістру, зрушення вмісту регістру однією розряд вліво чи вправо, запис в регістр результату підсумовування операндов, установка регістру чи лічильника в необхідну вихідне стан, рахунок, тобто поповнення чи віднімання одиниці до лічильника і т.п. У середньому кожен тактовий період синхроимпульсов в ЗУ може виконуватися одна чи кілька незалежних друг від друга микроопераций у різних елементах схеми. Набір микроопераций, що здійснюється в ЗУ одночасно (щодо одного такті), називається микрокомандой (МК). Серед сигналів У можуть і такі, которые

вх. (вых. код код (

(в ОП)

(з АЦП)(обл. G

управляють роботою пристроїв, що є поза процесора (зовнішніх пристроїв — ПУ). До таких пристроїв ставляться устрою ввода/вывода інформації (УВВ), модулі пам’яті (ОЗУ, ПЗУ), АЦП, ЦАП та інших. УУ працює під впливом команд — двійкових кодів, поданих на входи Z1, Z2,…. На входи Х1, Х2,… УУ надходять осведомительные сигнали, інакше звані умовами чи ознаками, створених в ЗУ і впливають на наступні значення управляючих сигналів У, визначаючи цим наступні етапи перетворення операндов залежно від результатів, здобутих у ЗУ і під час попередньої микрокоманды.

2 Структурна схема ОУ

Нині відсутні скільки-небудь загальні формальні методи синтезу операційних пристроїв. Через це складання структурної схеми виготовляють основі аналізу завдання й жадає від розробника наявності відповідних навичок та поширення досвіду. Оцінимо склад устаткування ЗУ, який би виконання сформульованих в завданні функцій УСД.

Зовнішніми стосовно ЗУ є такі елементи: (АЦП — аналого-цифровий перетворювач, здійснює перетворення аналогової величини (наприклад напруги аналогового сигналу), чинного з його вході цьому відрізку часу, в восьмиразрядный двоїчний код на виході. У час завершення акта перетворення АЦП виробляє сигнал ОК=1 на відповідному виході. Запуск АЦП виробляється шляхом подачі сигналу запуску на відповідний вхід; (комутатор каналів — аналоговий мультиплексор-селектор, що у залежність від значення четырехразрядного двоичного адресного слова, що надходить з його адресні входи, підключає до єдиної виходу той чи іншого з тринадцяти аналогових сигналів; (оперативна пам’ять (ВП) — полупроводниковое ОЗУ ємністю 2к x 8, має розглянуту вище организацию.

До елементам, які входять у склад ЗУ УСД, ставляться: (лічильник СТ21 адреси осередків ВП — 16-разрядный (відповідно до заданої розрядністю адресного слова); (лічильник СТ22 адреси аналогових каналів — четырехразрядный (F=14 каналів мають номери (адреси) від 0000 до 1101. Усього тринадцять адрес); (тригер Тфл — прапор АЦП, готовий до фіксування сигналу ОК (асинхронний RS-триггер з инверсными входами ТТЛ. Тфл необхідний вироблення сигналу Х1 протягом усього періоду Т у разі, коли сигнал ОК АЦП імпульсний, тобто. її тривалість (Т).

Структурна схема ЗУ, куди входять зовнішні елементи процесорного устрою, представлена на рис. 3. На схеме

70 116

Рис. 3

стрілками показані управляючі сигнали У, які з УУ, і сигнали- умови X, вироблювані ЗУ і що надходять в УУ.

3 Словесне опис циклу збору данных

y1. Цикл збирання цих починається сіло, що у лічильник СТ21 виробляється запис першої осередки області пам’яті ВП, відведеної для зберігання даних. Вочевидь, що на посаді СТ21 зручно використовувати такий лічильник, у якому передбачена можливість записи інформації, як і паралельний регістр. Тоді, подавши лише на входи тригерів логічний нуль (потенціал землі чи корпусу), але в інші - логічний одиницю (напруга джерела харчування), можна забезпечити запис необхідного адреси в лічильник щодо одного такті. y2. лічильник СТ22 скидається в 0. Тим самим у ньому формується адресу першого аналогового каналу, має нульової номер. y3. Виробляється скидання в 0 триггера Тфл (гасіння прапора). y4. Адреса аналогового каналу з СТ22 видається на адресні входи комутатори. Комутатор підключає канал № 0 до входу АЦП. y5. Виробляється запуск АЦП й у ньому починається процес аналого- цифрового перетворення. y6. Перевіряється вміст триггера Тфл. Після закінчення акта перетворення АЦП виробляє сигнал ОК, який встановлює Тфл до стану 1. Поки (Тфл)=0, пристрій досі у режимі чекання закінчення акта перетворення на АЦП. Щойно Тфл встановлюється один, здійснюється запис даних із виходу АЦП в необхідну осередок пам’яті (ВП). y7. У СТ22 готується адресу наступній осередки ВП шляхом додатку одиниці до лічильника (до адресою попередньої осередки). y8. У СТ22 формується адресу наступного аналогового каналу (№ 1) шляхом поповнення одиниці до лічильника. y9. Перевіряється вміст лічильника СТ22. Якщо (СТ22)=0, то операції 3(8 повторюються. Інакше відбувається завершення циклу збирання цих (вихід із циклу), бо всі канали виявляються опрошены.

4 Синтез управляючого устрою (УУ)

1 Етап абстрактного синтеза

Цей етап також жадає від розробника певних навичок і місцевого досвіду. На етапі абстрактного синтезу здійснюється перехід від словесного описи принципу функціонування автомата формалізованому уявленню як графа чи таблиц.

З словесного описи складемо відповідно список микроопераций, необхідні управління ЗУ (див. Рис. 2):

У1 — дозвіл записи початкового адреси 01AE16 в СТ21, (СТ21 (01AE16);

У2 — установка в 0 СТ22 (скидання), (СТ22 (0);

У3 — скидання Тфл ,(Тфл (0); У4 — дозвіл передачі адреси аналогового каналу на комутатор [комм ((СТ22)];

У5 — запуск АЦП, (зап. АЦП);

У6 — дозвіл записи даних із АЦП в ВП, [ВП (АЦП];

У7 — збільшення на 1 (СТ21) — прирощення лічильника, [инкримент СТ21 ((СТ21)+1];

У8 — збільшення на 1 (СТ22) — прирощення лічильника, [инкримент СТ22 ((СТ22)+1].

У процесі виконання циклу збирання цих, а ЗУ УСД виробляються осведомительные сигнали: сигнал Х1=1 — сигнал ОК і сигнал Х2=1 — завершення циклу збирання цих. Сигнал Х2 виробляється у разі, як у СТ22 міститься адресу 0000,[Х2=1, якщо (СТ22)=0], що виникає у ньому після адреси 1010 останнього, одинадцатого каналу. Сигнал Х2 може бути сформований через логічне множення (на схемою І) сигналов.

Блок-схема алгоритму функціонування ЗУ в микрооперациях

Блок-схема (рис. 4) складається з урахуванням словесного описи і списку микроопераций.

Рис. 5.

Аналіз рис. 4 показує, що микрооперации У1, У2, і навіть У3, У4,У5 і У6, У7,У8 не залежать друг від одного й можуть виконуватися щодо одного такті (кожна група у відповідній такті). З цього можна скласти блок-схему алгоритму в микрокомандах, позначивши кожну їх буквою Y (див. мал. 5). зробимо розмітку блок схеми рис. 5. Початок і поклала край блок- схеми позначимо а0, що він відповідає вихідному стану управляючого автомата (УУ). Далі вхід кожного блоку, наступного за операторными блоками, які мають прямокутну форму, помечаем символами а1, А2 ,…, відповідними наступним станам УУ.

Упорядкування граф — схеми функціонування УУ

Побудова графа складає основі виробленої розмітки блок- схеми алгоритму. Кожен з станів а0, а1 ,… управляючого автомата відповідає вузол графа (див. мал. 6). Дугами графа зображуються переходи автомата вже з стану до іншого. Біля кожної дуги вказується умова (якщо є) переходу (Х) і виконувана цьому тактовом інтервалі мікрокоманда Y. Переходи синхронного автомата вже з стану до іншого відбуваються у тактовые моменти часу під впливом синхроимпульсов і вхідних сигналов.

2 Етап структурного синтезу УУ

Цей етап виконується з урахуванням формальних методів і включає в себя:

— розрахунок необхідного обсягу пам’яті УУ;

— вибір способу кодування можливих станів автомата;

— вибір типу застосовуваних логічних елементів і тригерів; - перебування оптимальної з погляду мінімізації числа елементів і перетинів поміж ними структури комбинационного цифрового устрою (КЦУ), що до складу схеми УУ.

Визначення необхідного числа тригерів ЗУ устрою управління і кодування станів УУ

З граф-схемы видно, що управляючий автомат повинен мати N=4 станів (а0 (а3). Необхідну число тригерів знаходимо як мінімальне k, що задовольнить умові N (2k. Маємо kмин = 2. Оскільки кожна з тригерів має двома стійкими станами, сукупність двох тригерів дозволяє зафіксувати максимально 22 = 4 різних стану. У нашому випадку автомат таки повинен мати чотири стану, для фіксації яких потрібно два триггера. Ставлячи произвольно

|Состояние |Стану | | Вигляд переходу | Вхідні | |УУ |тригерів ЗУ | | |сигнали | | |Q2 Q1 | |Q (t)(Q (t+1) | j (t) k (t) | |а0 | 0 | | 0 | 0 | | |0 | |0 |--- | |а1 | 1 | | 1 | 1 | | |0 | |0 |--- | |А2 | 0 | | 0 | - | | |1 | |1 |1 | |а3 | 1 | | 1 | - | | |1 | |1 |0 |

Таблиця 1 Таблиця 2

различные чотири стану двох тригерів можна провести кодування стану автомата, як це робиться в табл.1.

Вибір типу логічних елементів і тригерів для реалізації УУ

Якщо до цифровому влаштуванню, реализуемому на мікросхемах низької культури й середній мірі інтеграції, не пред’являються жорсткі вимоги щодо швидкодії, споживаної потужності, габаритів і ширини робочого діапазону температур, то вибір, зазвичай, робиться у користь найбільш розвиненою серії мікросхем широко він К1553, виконані по технології ТТЛ. Передбачається, що проектоване УСД призначено для роботи у помешканнях із складі стандартної апаратури. Тому вимоги в відношенні споживаної потужності, ширини робочого діапазону температур і габаритів є жорсткими. З іншого боку, відповідно до завданням частота синхроимпульсов f = 500 кГц, що він відповідає тривалості тактового періоду Т = 1/f = 2 мкс. Натомість середнє час затримки логічного сигналу в базовому елементі И-НЕ цієї серії 20 нс, що у два порядки менший від тривалості тактового періоду Т. Отже, практично будь-яке цифрове пристрій серії К1553 має достатнім швидкодією від використання їх у схемою УСД.

Як очевидно з граф-схемы управляючого автомата, кожне його нове стан а (t+1) залежить від попереднього а (t). Звідси випливає, що з ЗУ автомата зручно застосовувати такі тригери, які у процесі переходу автомата до нового стан а (t+1) не змінюють свого майна а (t), то є сигнали Q і Q на виходах тригерів ЗУ змінюються тільки завершальній стадії переходу автомата до нового стан. З тригерів, які входять у серію К1553, таким властивістю має двоступінчастий JK-триггер, який отже, може бути обраний для реалізації УУ. Нині можна зобразити укрупнену схему УУ для проектованого УСД (див. мал. 7). Отже схема УУ містить КЦУ і ЗУ, що складається з двох JK-триггеров. Зобразимо характеристическую таблицю JK-триггера, яка ніколи, які сигнали порушення триггера слід подавати на виходи J і K, щоб забезпечити перехід його зі стану Q (t) до нового стан Q (t+1) (табл. 2). У таблиці 2 прочерк в колонках J (t) і K (t) означає байдуже значення сигналу (0 чи 1).

в ЗУ з ОУ

Упорядкування таблиці функціонування УУ

З наявних даних (графа, табл. 1 і табл. 2) можна побудувати повну таблицю функціонування УУ (табл. 3).

Перші вісім колонок табл. 3 отримані виходячи з аналізу графа (див. мал. 6) і табл.1. Зв’язок між колонками 3(12 визначаються з табл. 2, а зв’язок між колонками 3(8 і 13(15 отримані з урахуванням аналізу графа.

Синтез КЦУ

Як очевидно з див. мал. 7, вхідними перемінними КЦУ є Х1, Х2, Q1(t) і Q2(t), представлені у перших колонках таблиці 3. Функціями, формованими на виходах КЦУ, є сигнали порушення тригерів (J і K) и вихідні сигнали Y, відповідні микрокомандам Y. Ці функції представлені у 9(15 колонках. Отже частина табл. 3 є таблицю істинності неповно заданих ФАЛ, формованих на виходах КЦУ. Таблиці істинності представлені у скороченою формі. Тут враховано ту обставина, що перемінні Х1 і Х2 надходять на входу КЦУ у різні тактовые моменти часу та, крім цього одне з функцій залежною відразу від обох цих змінних. Це й дозволило поєднати у перших чотирьох рядках табл. 3 набори аргументів, у яких Х1 І Х2, де є, приймають значення 0, а рядках 5(8 набори, у яких Х1 і Х2 рівні 1. Перші дві, п’ятий і шостий набори в табл. 3 не містять змінних Х1 і Х2, тобто значення функцій цих наборах не залежить від значень Х1 і Х2, тому відповідні значення вихідних функцій повторюються двічі: групи наборів, стосовних до значенням Х1 і Х2, рівним 0 (рядки 1(2), потім у групі наборів, в яких Х1 і Х2 рівні 1 (рядки 5(6).

|№ |Умова |Попереднє |Наступне |Сигнали |Виконувана | |п/п|перехода |стан |стан |порушення |МК | | | |аi (t), Q |аi (t+1), |тригерів | | | | |i (t) |Q i (t+1) | | | | |Х2 |Х1 |а i|Q2 |Q1 |аi |Q2 |Q1 |J2|K2|J1|K1|Y1 |Y2 |Y3 | |1 |- |- |а0 |0 |0 |а1 |0 |1 |0 |- |1 |- |1 |0 |0 | |2 |- |- |а1 |0 |1 |А2 |1 |0 |1 |- |- |1 |0 |1 |0 | |3 |- |0 |А2 |1 |0 |А2 |1 |0 |- |0 |0 |- |0 |0 |0 | |4 |0 |- |а3 |1 |1 |а1 |0 |1 |- |1 |- |0 |0 |0 |0 | |5 |- |- |а0 |0 |0 |а1 |0 |1 |0 |- |1 |- |1 |0 |0 | |6 |- |- |а1 |0 |1 |А2 |1 |0 |1 |- |- |1 |0 |1 |0 | |7 |- |1 |А2 |1 |0 |а3 |1 |1 |- |0 |1 |- |0 |0 |1 | |8 |1 |- |а3 |1 |1 |а0 |0 |0 |- |1 |- |1 |0 |0 |0 | |№ |1 |2 |3 |4 |5 |6 |7 |8 |9 |10|11|12|13 |14 |15 | |кіл| | | | | | | | | | | | | | | | |онк| | | | | | | | | | | | | | | | |і | | | | | | | | | | | | | | | |

Таблиця 3

З аналізу табл. 3 слід, що значення перемінної Х2 не впливають на значення функції J1 і Y3 (за зміни значення перемінної значення функцій залишаються незмінними) а змінна Х1 важить на значення функцій К1, тобто є функціями не чотирьох, а трьох аргументів. У своє чергу решта чотири функції не залежить від обох змінних Х1 і Х2, отже, є функціями двох аргументів. облік цих особливостей табл. 3 дозволяє спростити отримані МДНФ вихідних функцій КЦУ з допомогою ручного методу карт Вейча.

|--|--|--|--| | | |0 |1 |1 |1 | | | |--|--| |0 |1 |1 |1 | | | |--|--|--|--| | | |1 |1 |

J1 = X1 (Q2 K1 = Q2 (X2 J2 = Q1

|1 |--| | |0 |0 | | |0 |1 | | |0 |0 |0 |0 | |0 |--| | |0 |1 | | |0 |0 | | |0 |1 |0 |0 |

З отриманих висловів будуємо схему КЦУ в базисі І, АБО, НЕ (рис. 8).

5 Побудова функціонально — логічного схеми процесорного устрою (УСД)

Функционально-логическая схема УСД будується виходячи з наведених вище загальної структурної схеми УСД, структурної схеми УУ, функціонально- логічного схеми КЦУ і структурної схеми ЗУ. Оскільки проектоване процессорное пристрій є спеціалізованим, що реалізують всього одну микропрограмму збирання цих, вона вимагає в командному (програмному) управлінні. Тому входи Z1(Zk, показані на загальної структурної схемою УСД (див. рис. 1), у разі непотрібні. Для побудови схеми в довіднику по інтегральним мікросхемах слід відшукати підходящі елементи всіх згаданих схем з урахуванням наведених міркувань, які стосуються деяким потрібним властивостями цих елементів. Умовні позначення цих елементів потрібно міг би належно розмістити на аркуші папери, і з'єднати між собою у відповідність до логікою роботи пристрої і таблицями управляючих сигналів. Функционально-логическая схема відрізняється від принципової тим, що у ній представлено розміщення елементів в корпусах мікросхем. Відповідно на Функционально-логической схемою відсутня нумерація висновків корпуса.

На Функционально-логической схемою УСД слід подати спосіб організації ВП, використовуючи умовне позначення обраної мікросхеми ОЗУ і обраний спосіб сполуки цих мікросхем (корпусів, модулів, чи кристалів, як його ухвалено ще називати). Інші зовнішні устрою УСД (АЦП і комутатор аналогових каналів) досить зобразити в узагальненої формі, як у структурної схемою ЗУ, оскільки вони є предметом проектування. Функционально-логическая схема УСД приведено на рис. 9. на слід. странице

6 Оцінка швидкодії УСД у варіанті реалізації за принципами схемної логики

Оцінюючи швидкодії УСД для простоти вважатимемо, що найбільша тривалість акта перетворення АЦП менше тактового періоду синхроимпульсов (Т = 2 мкс). І тут при функціонуванні УСД режим очікування (проходження мікропрограми по малому циклу (див. рис. 5) буде отсутствовать.

Кількість тактів, необхідних виконання мікропрограми збирання цих, дорівнює сумі допомоги дуг, які у шляху між вузлами графа з урахуванням циклічного повторення окремих ділянок шляху. Отже цикл збору даних складатиметься вже з такту виконання микрокоманды Y1 і F (у разі дев’яти) проходжень великим циклу (від a1 до a1, див. див. мал. 6). Кожне проходження великим циклу вимагає трьох тактів. Разом тривалість циклу збирання цих становитиме P. S = (1+F. 3).T = (1+13. 3).T = 40.2 мкс = 80 мкс.

5 РЕАЛІЗАЦІЯ УСД У ВИГЛЯДІ МШС НА БАЗІ МІКРОПРОЦЕСОРА КР580ВМ80

1 Структурна схема микропроцессорного устройства

Структурна схема УСД, зведеного вигляді микропроцессорного устрою (МПУ), представлена на рис. 10. Крім мікропроцесора і відомих вже модулів АЦП, ВП і комутатори аналогових каналів, схема МПУ містить два устрою введення родовищ і одне пристрій виведення даних, роль яких можуть виконувати программно-управляемые регистры-порты, наприклад МБР К5889ИР12. У такий варіант МПУ шина управління може полягати лише з двох ліній ЗАПИС і ЧИТАННЯ. На рис. 10 для простоти не показані: дешифратор сигналів вибірки модуля ВП (ВК) і триггер-флаг АЦП (Тфл).

2 Блок — схема алгоритму функціонування МПУ

Початковий адресу 71 516 осередки пам’яті області ВП, відведеної для збору даних, будемо зберігати у парі регістрів HL. Поточний номер (адресу) аналогового каналу відповідно до завданням будемо поміщати в регістр E.

Приймемо, що потрібно дотримуватися хоча б порядок опитування аналогових каналів, що й за реалізації УСД за принципами схемної логіки, тобто починаючи з каналу, має номер (адресу) 0. Щоб якось забезпечити формування ознаки завершення циклу збирання цих, в регістрі B помістимо число F=1110 (число аналогових каналів). Тоді блок-схема алгоритму збирання цих буде мати вид (рис. 11). Дамо стисле пояснення до блок-схеме. Бо за завданням програма є прерывающую програму пропозиції, що МШС входить контролер переривань КР580ВН69, необхідно спочатку зберегти вміст всіх регістрів. Це показано в блоках 1(4. У блоці 5 в пару регістрів HL завантажується початковий адресу G (71 516). У блоці 6 в регістр B завантажується число 1110 (0B16). Регістр E служить лічильником адрес аналогових каналів. У блоці 7 до нього завантажується адресу першого каналу 0016. Далі ця адресу через акумулятор та внутрішнього облаштування виведення № 1 (блоки 9 і побачили 8-го) надходить на адресний вхід комутатори (див. рис. 10).

Коммутатор підключає Першого каналу до входу АЦП і запускає останній. МПУ перетворюється на режим очікування закінчення акта перетворення АЦП (блоки 10, 11 та дванадцяти). Сигнал із виходу ОК АЦП заносить молодший розряд регістру порту введення № 2. Поки ОК=0, акт перетворення на АЦП не закінчено. І тут блоки 10(12 забезпечують запис в триггер-флаг Тс нуля і тим самим проходження програми з малому циклу. Цей режим виконання програми триває до того часу, поки сигнал ОК не вдома АЦП стане рівним 1. Так забезпечується режим очікування. Щойно О К стане рівним 1, то після виконання команди блоку 12 Тс=1 здійснюється запис даних із виходу АЦП в ВП через пристрій введення № 1 і акумулятор (блоки 13 і 14).

Далі відбувається формування адрес наступній осередки пам’яті (блок 15) і наступного аналогового каналу (блок 16). Новий адресу каналу записується в акумулятор (блок 17). У блоці 18 виконується операція порівняння вмісту регістрів Проте й B. Якщо (А)=(B), то ми все канали опитано, результат операції порівняння дає 0 (Z=1) та циклу збирання цих завершений. Якщо ж Z=0, то здійснюється опитування наступного каналу, бо за виконанні операції порівняння вміст акумулятора залишається незмінною, тобто у ньому як і міститься адресу наступного каналу, загружаемый в блоці 17. Отже, поки адресу чергового аналогового каналу, сформований в регістрі E у блоці 16, залишається менше 0A16 забезпечується проходження програми з великому циклу. По завершення програми відбувається читання даних із стека і повернення з підпрограми (блоки 20(23 і 24).

3 Програма мовою Ассемблера

Програма, записана мовою Ассемблера мікропроцесора КР580ВМ80, представленій у табл. 4.

Дамо стисле пояснення до таблиці 4. Команди 1(4 зберігають вміст всіх регістрів в стеці. Команди 5,6 і аналогічних сім в графі «Операнды» містять коди чисел, загружаемых відповідно регістри HL, B і E. Загружаемые числа представлені у шестнадцатиричной системі. Ознакою шестнадцатиричной системи |№ | | | | | | | | |кома|Мет |Операция|Операнды |Коментар |Бай |Цикл|Так | |нды |ка | | | |ти |и |ти | |1 | |PUSH |B |; стік ((ЗС) |1 |3 |11 | |2 | |PUSH |D |; стік ((DE) |1 |3 |11 | |3 | |PUSH |H |; стік ((HL) |1 |3 |11 | |4 | |PUSH |PSW |; cтек (PSW |1 |3 |11 | |5 | |LXI |H, 0715 H |; HL (71 516 |3 |3 |10 | |6 | |MVI |B, 0A H |;B (0A16 |2 |2 |7 | |7 | |MVI |D, 00 H |;D (0016 |2 |2 |7 | |8 | |MOV |A, E |; A ((E) |1 |1 |5 | |9 |K2: |OUT |1 |; Устр. выв. № 1((|2 |3 |11 | | | | | |А) | | | | |10 |K1: |IN |2 |; A ((устр. вв. |2 |3 |11 | | | | | |№ 2) | | | | |11 | |RRC | |; A (Сдв.П | 1 |1 |4 | | | | | |(А) | | | | |12 | |JNC |K1 |; Блок 2 УП |3 |3 |10 | |13 | |IN |1 |; A ((устр. вв. |2 |3 |11 | | | | | |№ 1) | | | | |14 | |MOV |M, A |; M ((A) |1 |2 |7 | |15 | |INX |H |; HL ((HL) +|1 |1 |5 | | | | | |1 | | | | |16 | |INR |E |;E ((E) + 1|1 |1 |5 | |17 | |MOV |A, E |; A ((E) |1 |1 |5 | |18 | |CMP |B |; (A) — (B |1 |1 |4 | | | | | |) | | | | |19 | |JNE |K2 |; Блок 19 УП |3 |3 |10 | |20 | |POP |PSW |; PSW ((стек) |1 |3 |11 | |21 | |POP |H |; HL ((стік) |1 |3 |11 | |22 | |POP |D |; DE ((стік) |1 |3 |11 | |23 | |POP |B |; BC ((стік) |1 |3 |11 | |24 | |RET | |; Повернення з |1 |3 |11 | | | | | |ППР | | | |

Таблиця 4

является символ М, стоїть після числа. Номер устрою введення та виведення (2 і одну), наведені у графі «Операнды» команд 10 і 9-те, представлені у десяткової системі. Як відомо, ознакою десяткової системи то, можливо або символ D, наступний за числом, або відсутність будь-якого символу. У тому випадку використаний з ознак. У коментарі використані такі скорочення: Сдв. П (А) — зрушення правий вмісту регістру, А (акумулятора); УП — умовний переход.

4 Розміщення програми в ОП

Відповідно до завданням програма мусить бути розміщена у сфері пам’яті, починаючи з осередки з адресою (=03B216. Розміщення програми представлено в табл. 5.

Кількість осередків ВП, відведених під команду, визначається кількістю байтів в команді. У табл. 5 стрілками показано послідовність виконання команд. У командах умовного переходу, де наступне виконання тій чи іншій команди залежить від умови (ознаки), вказані пари стрілок, поруч із якими наведено значення сигналов-условий.

|№ команди |Адрес16 | |1 |03B2 | |2 |03B3 | |3 |03B4 | |4 |03B5 | |5 |03B6 | | |03B7 | | |03B8 | |6 |03B9 | | |03BA | |7 |03BB | | |03BC | |8 |03BD | |9 |03BE | | |03BF | |10 |03C0 | | |03C1 | |11 |03C2 | |12 |03C3 | | |03C4 | | |03C5 | |13 |03C6 | | |03C7 | |14 |03C8 | |15 |03C9 | |16 |03CA | |17 |03CB | |18 |03CD | |19 |03CE | | |03CF | | |03D0 | |20 |03D1 | |21 |03D2 | |22 |03D3 | |23 |03D4 | |24 |03D5 |

Таблиця 5

5 Програма в кодових комбинациях

З табл. 4 і п’яти, і навіть системи мікропроцесора КР580ВМ80 можна скласти програму циклу збирання цих в кодових комбінаціях (на машинному мові), наведену в табл. 6.

6 Оцінка швидкодії МПУ

Хоча це й колись вважатимемо, що максимальна тривалість акта перетворення АЦП менше тривалості періоду синхроимпульсов Т=2мкс. Тоді, у відповідність до табл. 4 получим:

На виконання команд 1(8 і 20(24 потрібно 11+11+11+11+10+ 7+7+5+11+11+11+11+11=128 тактов.

| | | | | | |№ |Адреса |Команда2 |Команда16 |Коментар | |команды|ОП16 | | | | |1 |03B2 |11 000 101 |C5 |; стік ((ЗС) | |2 |03B3 |11 010 101 |D5 |; стік ((DE) | |3 |03B4 |11 100 101 |E5 |; стік ((HL) | |4 |03B5 |11 110 101 |F5 |; стік (PSW | |5 |03B6 |00 100 001 |21 |; HL (70 116 | | |03B7 |0000 0001 |01 | | | |03B8 |0000 0111 |07 | | |6 |03B9 |00 000 110 |06 |; B (0D16 | | |03BA |0000 1110 |0D | | |7 |03BB |00 010 110 |16 |;D (0016 | | |03BC |0000 0000 |00 | | |8 |03BD |01 111 010 |7A |; A ((D) | |9 |03BE |11 010 011 |D3 |; Устр. выв. № 1((А| | | | | |) | | |03BF |0000 0001 |01 | | |10 |03C0 |11 010 011 |D3 |; A ((устр. вв. | | | | | |№ 2) | | |03C1 |0000 0010 |02 | | |11 |03C2 |00 001 111 |0 °F |; A (Сдв. П (А) | |12 |03C3 |11 010 010 |D2 |; У П При З = 0 | | |03C4 |1100 0011 |C3 |до осередку 03C3 | | |03C5 |0001 0110 |03 | | |13 |03C6 |11 011 011 |DB |; A ((устр. вв. | | | | | |№ 1) | | |03C7 |0000 0001 |01 | | |14 |03C8 |01 110 111 |77 |; M ((A) | |15 |03C9 |00 100 011 |23 |; HL ((HL) + 1 | |16 |03CA |00 010 100 |14 |; D ((D) + 1| |17 |03CB |01 111 010 |7A |; A ((D) | |18 |03CD |10 111 000 |B8 |; (A) — (B | | | | | |) | |19 |03CE |11 000 010 |C2 |; У П При Z = 0 | | |03CF |1100 0001 |C1 | до осередку | | | | | |03C1 | | |03D0 |0000 0011 |03 | | |20 |03D1 |11 110 001 |F1 |; PSW ((стік) | |21 |03D2 |11 100 001 |E1 |; HL ((стік) | |22 |03D3 |11 010 001 |D1 |; DE ((стік) | |23 |03D4 |11 000 001 |C1 |; BC ((стік) | |24 |03D5 |11 001 001 |C9 |; Повернення з| | | | | |ППР |

Таблиця 6

На один прохід великим циклу (виконання команд 9(19) потрібно 11+11+4+10+11+7+5+5+5+4+10=83 такту. Усього таких проходів F=1410, що вимагає 83. 14=1162 тактів. Разом тривалість циклу збирання цих становитиме S=(128+1162).2 мкс=2580 мкс. Тобто швидкодія МПУ приблизно 31 раз нижче швидкодії УСД на схемної логіці. Така ціна універсальності МПС.

6 Л тощо е р, а т у р а:

1. Б. А. Калабеков «МП та їх застосування в системах передачі й обробки сигналов»

2. В. Н. Ульянов «Функціональні вузли цифрових пристроїв і микропроцессоров»

3. Г. Г. Капелин, В. М. Тузов «Функціональні модулі мікропроцесорних систем»

4. Е. П. Балашов, Д. В. Пузанков «Мікропроцесори і мікропроцесорні системы»

5. Б. М. Каган, В. В. Сташин «Мікропроцесори в цифрових системах»

7 Про Р Л, А У Л Є М І Є:

1. Запровадження: 1

2. З, А Д, А М І Є 2

3. Про Р Р, А М І З, А Ц І Я Про З У 3

4. РЕАЛІЗАЦІЯ УСД НА ПРИНЦИПАХ СХЕМНОЇ ЛОГІКИ 5

4.1 Загальна структурна схема УСД 5 4.2 Структурна схема ЗУ 6 4.3 Словесне опис циклу збирання цих 8 4.4 Синтез управляючого устрою (УУ) 8 4.4.1 Етап абстрактного синтезу 8 4.4.2 Етап структурного синтезу УУ 11 4.5 Побудова функціонально — логічного схеми процесорного устрою (УСД) 15 4.6 Оцінка швидкодії УСД у варіанті реалізації за принципами схемної логіки 17

5. РЕАЛІЗАЦІЯ УСД У ВИГЛЯДІ МШС НА БАЗІ МІКРОПРОЦЕСОРА КР580ВМ80 17

5.1 Структурна схема микропроцессорного устрою 17 5.2 Блок — схема алгоритму функціонування МПУ 18 5.3 Програма мовою Ассемблера 20 5.4 Розміщення програми в ВП 21 5.5 Програма в кодових комбінаціях 23 5.6 Оцінка швидкодії МПУ 23

6. Л тощо е р, а т у р а: 25

7. Про Р Л, А У Л Є М І Є: 26

-----------------------

Москва

1996 г.

___

___

..

..

від УУ

(

..

(

(

..

..

(

(

(

(

(

(

(

(

1

1 (

.

.

.

.

.

.

.

.

.

.

.

.

8

8

1

1

___

___

___

___

10

10

A

0 (

1

2

.

. RAM

.

9 D0

DI

WR

/ RD

CS

ШД 8

ША 16

A

0 (

1

2

.

. RAM

.

9 D0

DI

WR

/ RD

CS

A

0 (

1

2

.

. RAM

.

9 D0

DI

WR

/ RD

CS

A

0 (

1

2

.

. RAM

.

9 D0

DI

WR

/ RD

CS

(

(

Рис. 1

осведомительные сигнали (признаки)

У1

У2: Уn

УУ

Х1 Х2

: Хm

ОУ

С1 С2: СL

:.

Р1 Р2

: Рg

Z1 Z2

: Zk

Рис. 2.

__

У6

___

У5

RD / WR

A CS

зап

АЦП

ОК

13 11 … 1 0

комутатор каналов

ID RAM OD

(8)

(8)

/ 1

(10)

У4

(4)

У3

Тфл

СТ22

СТ21

У2

У8

(+1)

У1

X1

(16)

Х2

У7 (+1)

так (1)

(0) нет

(СТ22)=0

У7 СТ21 ((СТ21)+1

так (1)

У6 ВП ((АЦП)

(0) нет

(Тфл)=1

У2 CТ22 (0

У5 зап. АЦП

У4 комм ((СТ22)

У3 Тфл (0

У1 CТ21 (71 516

a0

Y1 У1, У2

a1

Y2 У3, У4,У5

a2

0

X1

1

Y3 У6, У7,У8

a3

0

X2

1

a0

-; Y1

а1

а0

-; Y2

X2; --

X2; --

X1; --

а2

а3

X1; Y3

Рис. 6

___

У1 (У2 (

: (У8 (

Х1 КЦУ Х2

Q2

Q1

(((

J2

K2

J1

K1

j TT1 з k

о

Q2

j TT2 з k

Q1

о

про від ГТИ

Рис. 7

J2

Q2

____

________

________

K1

Q2

J1

Q2

Q1

Q1

Q1

Q1

Q1

X1

X2

Y3

Y2

Y1

K2

Q2

Q2

Q2

Q2

____

________

____

____

Q1

Q1

Q1

Q1

Q1

Q1

________

X1

___

___

___ ___

K2 = Q1 Y1 = Q1. Q2 Y2 = Q1. Q2 Y3 = Q1. Q2. X1

Q1

Q2

Q1

Q2

X1

X2

J2, K2

Y3

Y2

Y1

J1

K1

(

(

(

(

(

(

(

(

1

(

Рис. 8

__

Y6

___

Y5

RD / WR

A CS

зап

АЦП

ОК

13 12 … 1 0

комутатор каналов

ID RAM OD

(8)

(8)

1

У4

12

(

У1

R P2

З D0 СТ21 1 D1 2 D2 4 D3 8

R1

(

(

(

D0 +1

СТ22 1

2 R0 4

8

(

1

У2

(

(

2

Х2

3

У8

(

(

4

У7

Q1

R P2

З D0 СТ21 1 D1 2 D2 4 D3 8

R1

У1

Y1

(

(

(

У2

Q2

(

(

«1»

(

5

У3

Y2

Q1

(

6

У4

Q2

(

7

У5

(

(

о

1

8

(

X1

У6

Y3

Q1

У7

(

У8

Q2

(

(

R P2

З D0 СТ21 1 D1 2 D2 4 D3 8

R1

(

(

(

Q2

«1»

9

(

j TT2 з k

1

X1

(

(

10

(

Q2

о

(

Q2

11

(

12

1

Q1

j TT1 з k

X2

Q1

(

Q1

(

о

(

R P2

З D0 СТ21 1 D1 2 D2 4 D3 8

R1

про від ГТИ

«1»

(

(

Рис. 9

X1

У3

OK

о

о

1

(

(

+5 V

R Тфл D S

(

(

16

15

14

13

КР580ВМ80

запись

чтение

Ш, А (16)

БУФЕР

пристрій введення № 2

пристрій введення № 1

(

ОП

Ш Д (8)

БУФЕР

комутатор каналов

пристрій виведення № 1

ОК

АЦП

..

до, а зв, а л ы

Рис. 10

13 (А) ((Устр. выв № 1)

1 стік ((ЗС)

14 М ((А)

2 стік ((DE)

15 HL ((HL) + 1

3 стік ((HL)

16 E ((E) + 1

4 стік (PSW

17 A ((E)

5 HL (71 516

18 (A) — (B)

6 B (0A16

7 D (0016

0

Z

19

8 A ((E)

9 Устр. выв № 1 ((А)

1

10 (А) ((Устр. выв № 2)

20 PSW ((стік)

11 А (Сдв. П (А)

21 HL ((стік)

22 DE ((стік)

0

12

С

23 BC ((стік)

24 Повернення з ППР

1

Рис. 11

C=0

C=1

Z=0

Z=1

ПоказатьСвернуть
Заполнить форму текущей работой