Новые технології у створенні PC

Тип работы:
Реферат
Предмет:
Информатика, программирование


Узнать стоимость

Детальная информация о работе

Выдержка из работы

МОиПО

Рязанська Державна Радіотехнічна Академия

ФВТ Кафедра ЭВМ

Курсової проект АСВТ

На тему

«Нові технології у створенні PC»

Виконав студент гр. 742

Девяткин

Проверил

Локтюхин

Рязань, 2000

1. Типорозміри (форм-факторы) материнських плат

Сьогодні існує чотири переважаючих типорозміру материнських плат — AT, ATX, LPX і NLX. З іншого боку, є зменшені варіанти формату AT (Baby-AT), ATX (Mini-ATX, microATX) і NLX (microNLX). Понад те, недавно випущено розширення до специфікації microATX, добавляющее до цього списку новий форм-фактор — FlexATX. Всі ці специфікації, що визначають форму й розміри материнських плат, і навіть розташування компонентів ними й особливо корпусів, й описані ниже.

AT

Форм-фактор АТ ділиться на дві, відмінні за величиною модифікації - AT і Baby AT. Розмір полноразмерной AT плати сягає 12 «завширшки, а це що означає, що ця плата навряд чи вміститься у більшість сьогоднішніх корпусів. Монтажу такий плати напевне буде заважати відсік для дисководів і жорстких дисків та Блок харчування. З іншого боку, розташування компонентів плати з великої відстані один від друга може викликати певні проблеми були при роботи великих тактових частотах. Тому після материнських плат для процесора 386, такий розмір не встречается.

Отже єдині материнські плати, виконані форм- чинник AT, доступні у широкій продажу, це плати відповідні формати Baby AT. Розмір плати Baby AT 8.5 «завширшки і 13 «завдовжки. У принципі так, деякі виробники можуть зменшувати довжину плати для економії матеріалу або з якихось інших причин. Для кріплення плати в корпусі в платі зроблено три низки отверстий.

Усі AT плати мають спільні риси. Майже всі мають послідовні і паралельні порти, присоединяемые до материнських платі через з'єднувальні планки. Вони також мають один розняття клавіатури, упаяний на плату в задньої частини. Гніздо під процесор встановлюється на передній боці плати. Слоты SIMM і DIMM перебувають у різних місцях, хоч близько завжди вони перебувають у верхню частину материнської платы.

Але цей формат плавно сходить зі сцени. Частина фірм ще випускає певні моделі у двох варіантів — Baby AT і ATX, але ці відбувається дедалі рідше. Тим паче, що дедалі більше нових можливостей, наданих операційними системами, реалізуються лише з ATX материнських платах. А просто зручність роботи — так, частіше всього на Baby AT платах все коннекторы зібрані щодо одного місці, внаслідок чого або кабелі від комунікаційних портів тягнуться через всю материнську плату до задньої частини депутатського корпусу, або від портів IDE і FDD — до передній. Гнізда для модулів пам’яті, заезжающие хіба що під блок харчування. При обмеженості свободи дій всередині дуже невеликого простору MiniTower, це, м’яко висловлюючись, незручно. До того ж, невдало вирішене питання з охолодженням — повітря не надходить безпосередньо до самої яка потребує охолодженні частини системи — процессору.

LPX

Ще появи ATX, першим результатом спроб знизити вартість PC став форм-фактор LPX. Адресувався від використання в корпусах Slimline чи Low-profile. Задачу було вирішено шляхом новаторського пропозиції - запровадження стійки. Натомість, щоб вставляти карти розширення у материнську плату, у тому варіанті вони помешаются в подключаемую до сплати вертикальну стійку, паралельно материнської платі. Це й дозволило помітно зменшити висоту корпусу, що зазвичай саме висота карт розширення впливає цей параметр. Розплатою за компактність стало якомога більше подключаемых карт — 2−3 штуки. Ще один нововведення, почало широко застосовуватися саме у платах LPX — це інтегрований на материнську плату видеочип. Розмір корпусу для LPX залишає 9×13 «», для Mini LPX — 8×10 ««. Після появи NLX, LPX почав витіснятися цим форм-фактором.

ATX

Не дивно, що форм-фактор ATX у всіх його модифікаціях стає дедалі популярнішим. Особливо це теж стосується плат для процесорів на шині P6. Так, приміром, з які готуються до випуску нинішнього року материнських плат LuckyStar тих процесорів 4 будуть виконані форматі Mini-ATX, 3 — ATX, й лише одна — Baby AT. Якщо ж врахувати, що материнських плат для Socket7 сьогодні робиться набагато менше, хоча би за причини куди меншої кількості нових чіпсетів з цією платформи, то ATX здобуває переконливу перемогу. І не може сказати, що вона необгрунтовані. Специфікація ATX, запропонована Intel ще 1995 року, націлена саме на виправлення всіх недоліків, що було виявлено у форм-фактора AT. А рішення, власне, була простою — повернути Baby AT плату на 90 градусів, і відповідні поправки в конструкцію. На той час у Intel вже було досвід в цій області - форм-фактор LPX. У ATX саме втілилися кращі сторони, і Baby AT і LPX: від Baby AT було взято розширюваність, як від LPX — висока інтеграція компонентів. Ось що вийшло внаслідок: Інтегровані рознімання портів виводу-введення-висновку. На всіх сучасних платах коннекторы портів вводу-виводу присутні на платі, тож цілком природним видається рішення розмістити у ньому та його рознімання, що призводить до досить значного зниження кількості з'єднувальних дротів всередині корпусу. До того ж, заодно серед традиційних паралельного і послідовного портів, розняття для клавіатури, знайшлося місце й у портів PS/2 і USB. Крім, внаслідок дещо знизилася вартість материнської плати, рахунок зменшення кабелів в комплекті. Значно увеличившееся зручність доступу до модулями пам’яті. Через війну всіх змін гнізда для модулів пам’яті переїхали далі від слотів для материнських плат, від процесора і спільного блоку харчування. Через війну нарощування пам’яті стало у разі хвилинною справою, тоді як у Baby AT материнських платах інколи доводиться починати викрутку. Зменшене відстань між платою і дисками. Рознімання контролерів IDE і FDD перемістилися практично впритул до подсоединяемым до них пристроям. Це дозволяє скоротити довжину використовуваних кабелів, цим підвищивши надійність системи. Розведення процесора і слотів для плат розширення. Гніздо процесора переміщено з передній частини плати за задню, поруч із блоком харчування. Це дозволяє встановлювати в слоты розширення повнорозмірні плати — процесор не заважає. До того ж, зважилася з охолодженням — тепер повітря, засасываемый блоком харчування, обвіває безпосередньо процесор. Поліпшено взаємодію Космосу з блоком харчування. Тепер використовується один 20- контактний розняття, замість двох, як у AT платах. З іншого боку додана можливість управління материнської платою блоком харчування — включення до потрібний момент чи з наступові певного події, можливість включення з клавіатури, відключення операційній системою, тощо. Напруга 3.3 У. Тепер напруга харчування 3.3 У, дуже широко що використовується сучасними компонентами системи, (взяти хоча б карти PCI!) постачається з блоку харчування. У AT-платах його одержання використовувався стабілізатор, встановлений на материнської платі. У ATX-платах потреба у ньому отпадает.

Конкретний розмір материнських плат описаний в специфікації багато в чому виходячи з зручності розробників — з стандартної пластини (24×18'') виходить або дві плати ATX (12×9. 6''), або чотири — Mini-ATX (11.2×8. 2''). До речі, враховувалася і сумісність з колишніми корпусами — максимальна ширина ATX плати, 12'', практично ідентична довжині плат AT, щоб була можливість без особливих зусиль використовувати ATX плату в AT корпусі. Проте, сьогодні це вже належить до області чистої теорії - AT корпус ще треба примудритися знайти. Також, в міру можливості кріпильні отвори в платі ATX цілком відповідають форматам AT і Baby AT. microATX

Форм-фактор ATX розроблявся ще за часів розквіту Socket 7 систем, і багато речей ньому сьогодні лише кілька відповідає часу. Наприклад, типова комбінація слотів, з розрахунку яку створювалася специфікація, видавався 3 ISA/3 PCI/1 суміжний. Кілька неактуально не сьогоднішній день, правда? ISA, відсутність AGP, AMR, тощо. Знову-таки, у разі, 7 слотів не використовують у 99 відсотках випадків, особливо сьогодні, з цими чипсетами як MVP4, SiS 620, i810, та ін готовящимися до випуску подібними продуктами. Загалом, для дешевих PC ATX — марне витрачання ресурсів. З подібних міркувань до грудні 1997 року й було представлено специфікація формату microATX, модифікація ATX плати, розрахована на виборах 4 слота для плат расширения.

Власне, зміни, проти ATX, виявилися мінімальними. До 9.6×9. 6'' зменшився розмір плати, що вона почала цілком квадратної, зменшився розмір блоку харчування. Блок рознімань ввода/вывода залишився незмінним, отже microATX плата може бути із мінімальними доопрацюваннями використана в ATX 2. 01 корпусе.

NLX

[pic]

Згодом, специфікація LPX, подібно Baby AT, перестала задовольняти би вимогам часу. Виходили нові процесори, з’являлися нові технологіії. І вона могла забезпечувати прийнятні просторові і теплові умови нових низкопрофильных систем. У результаті, аналогічно, як у зміну Baby AT прийшов ATX, також у 1997 року, як розвиток ідеї LPX, що враховує поява нових технологій, з’явилася специфікація форм-фактора NLX. Формату, націленого застосування в низкопрофильных корпусах. За її створенні бралися до уваги як технічні чинники (наприклад, поява AGP і модулів DIMM, інтеграція аудио/видео компонентів на материнської платі), і необхідність забезпечити більше зручність в обслуговуванні. Так, для сборки/разборки багатьох систем базі цього форм-фактора викрутка непотрібен взагалі. основні риси материнської плати NLX, це: Стойка для карт розширення, які перебувають правому краю плати. Причому материнська плата вільно від'єднується від стійки і висувається з корпусу, наприклад, для заміни процесора чи пам’яті. Процесор, що у лівому в передньому кутку плати, просто навпроти вентилятора. Взагалі, угруповання високих компонентів, на кшталт процесора і пам’яті, у лівій кінці плати, аби дозволити розміщення на стійці повнорозмірних карт розширення. Перебування на задньому кінці плати блоків рознімань ввода/вывода одинарної (в області плат розширення) і подвійний висоти, розміщувати максимального кількості коннекторов.

Взагалі, стійка — дуже цікава річ. Фактично, це одна материнська плата, розділена на частини — частина, де є власне системні компоненти, і подсоединенная до неї через 340 контактний розняття під кутом 90 градусів частина, де є різноманітні компоненти ввода/вывода — карти розширення, коннекторы портів, накопичувачів даних, куди підключається харчування. Отже, у перших підвищується зручність обслуговування — немає необхідності отримувати доступом до непотрібним в момент компонентами. У других, виробники внаслідок мають більшої гнучкості - робиться одна модель основний плати, і стійка під кожної конкретної замовника, з інтеграцією у ньому необхідних компонентов.

Взагалі, зробити це опис щось нагадує? Стойка, крепящаяся на материнську плату, яку виносяться якісь компоненти ввода/вывода, натомість, щоб бути інтегрованими на материнську плату, і всі служить спрощення обслуговування, надання більшої гнучкості виробникам, тощо. Правильно, кілька днів після виходу специфікації NLX з’явилася специфікація AMR, яка описувала таку ж ідеологію для ATX плат.

На відміну від досить суворих інших специфікацій, NLX забезпечує виробникам набагато більшу волю прийняття рішень. Розміри материнської плати NLX коливаються від 8×10'' до 9×13. 6''. NLX корпус мусить уміти управлятися і з цими двома форматами, і з усіма проміжними. Зазвичай плати, вписуються в мінімальні розміри, позначаються як Mini NLX. Слід також згадати небезынтересную подробиця: у NLX корпусу порти USB розташовуються на передній панелі - зручне для ідентифікаційних рішень типу e. Token.

Залишилося тільки додати, що у специфікації деякі місця на платі зобов’язані залишатися вільними, забезпечуючи змогу розширення функцій, які у майбутніх версіях специфікації. Наприклад, для створення базі форм-фактора NLX материнських плат для серверів і сотні робітників станций.

WTX [pic][pic] Рисунок1

Малюнок 2

Проте, з іншого боку, потужні робочі станції і сервери специфікації AT і ATX також цілком влаштовують. Там свої проблеми, де вартість грає не найголовнішу роль. На чільне місце виходять забезпечення нормального охолодження, розміщення великих обсягів пам’яті, зручна підтримка багатопроцесорних конфігурацій, велика потужність блоку харчування, розміщення більшого кількість портів контролерів накопичувачів даних, і портів ввода/вывода. Так 1998 року народилася специфікація WTX. Орієнтована ось на підтримку двухпроцессорных материнських плат будь-яких конфігурацій, підтримку сьогоднішніх і завтрашніх технологій відеокарт і памяти.

Особливу увагу, мабуть, стоїть приділити двом новим компонентами — Board Adapter Plate (BAP)и Flex Slot.

У цьому специфікації розробники спробували від звичної моделі, коли материнська плата кріпиться до корпусу у вигляді розміщених у певних місцях кріпильних отворів. Вона кріпиться до BAP, причому спосіб кріплення залишено на совісті виробника плати, а стандартний BAP кріпиться до корпусу. Крім звичайних речей, на кшталт розмірів плати (14×16. 75 «»), характеристик блоку харчування (до 850 Вт), тощо., специфікація WTX описує архітектуру Flex Slot — у сенсі, AMR для робочих станцій. Flex Slot призначений підвищення зручності обслуговування, надання додаткової гнучкості розробникам, скорочення виходу материнської плати за ринок. Виглядає Flex Slot карта приблизно таке: рис. 2

На подібних картах можуть розміщатися будь-які PCI, SCSI чи IEEE 1394 контролери, звук, мережевий інтерфейс, паралельні і найпослідовніші порти, USB, кошти на контролю над станом системы.

Зразки WTX плат мають з’явитися у районі червня, а серійні зразки — у третій кварталі 1999 года.

FlexATX

І, насамкінець, аналогічно, що з ідей, закладених Baby AT і LPX з’явився ATX, як і розвитком специфікацій microATX і NPX стала поява форм-фактора FlexATX. Це навіть окрема специфікація, а доповнення до специфікації microATX. Спостерігаючи успіх iMac, у якому, по суті, жодних знахідок крім зовнішнього вигляду і не, виробники PC вирішили також піти цьому шляху. І першим став саме Intel, у лютому на Intel Developer Forum оголосивши FlexATX — материнську плату, площею відсотків по 25−30 меншу, ніж microATX.

Теоретично, із деякими доопрацюваннями, FlexATX плата то, можливо використана в корпусах, відповідних специфікаціям ATX 2. 03 чи microATX 1.0. Для сьогоднішніх корпусів плат вистачає, і самотужки, мова йшла, як разів про вигадливих пластикових конструкціях, що й нам потрібна така компактність. Там, на IDF, Intel і продемонстрував кілька можливих варіантів подібних корпусів. Фантазія дизайнерів розгулялася на славу — вази, піраміди, дерева, спіралі, яких тільки був запропоновано. Кілька оборотів з специфікації, щоб поглибити враження: «естетичне значення», «більше задоволення від володіння системою». Непогано для описи форм-фактора материнської плати PC?

Flex — те що і flex. Специфікація надзвичайна гнучка, і на розсуд виробника безліч речей, що колись суворо описувалися. Так, виробник і буде визначати величину і розміщення блоку харчування, конструкцію карти ввода/вывода, перехід налаштувалася на нові процессорные технології методи досягнення низкопрофильного дизайну. Практично, більш-менш чітко визначено лише габарити — 9×7.5 ««. До речі, щодо нових процессорных технологій — Intel на IDF демонстрував систему на FlexATX платі з Pentium III, який до осені поки заявлено лише як Slot-1, в специфікації підкреслюється, що FlexATX плати лише Socket процессоров…

2. Шина AGP (Accelerated Graphic Port)

Поява всіляких 3D прискорювачів призвела до того, що руба встав питання: що робити? Або збільшувати кількість дорогий пам’яті безпосередньо на відеокарті, або зберігати частина інформацією дешевої системної пам’яті, та заодно якимось чином організувати до неї швидкий доступ.

Як це практично завжди буває комп’ютерної індустрії, питання ні. Здається, нате найпростіше рішення: переходите на 66- мегагерцовую 64-разрядную шину PCI із великою пропускною спроможністю, так ні ж. Intel з урахуванням тієї самої стандарту PCI R2.1 розробляє нову шину — AGP (R1. 0, потім 2. 0), яка від свого «батька «в следующем:

1. шина здатна передавати два блоку даних за 66 MHz цикл (AGP

2x);

2. усунуто мультиплексированность ліній адреси — й даних (нагадаю, що в

PCI для здешевлення конструкції адреса київська і дані передавалися з одних і тим самим линиям);

3. подальша конвейеризация операцій чтения/записи, на думку розробників, дозволяє усунути вплив затримок в модулях пам’яті на швидкість виконання цих операций.

Через війну пропускну здатність шини оцінили на 500 гривень МВ/сек, і призначалася для здобуття права відеокарти зберігали текстури в системної пам’яті, відповідно мали менше пам’яті на платі, і, дешевшали. [pic]

Парадокс у цьому, що відеокарти все-таки воліють мати БІЛЬШЕ пам’яті, і МАЙЖЕ НІХТО не зберігає текстури в системної пам’яті, оскільки текстур такого обсягу поки (підкреслюю — поки) у тому. Причому у силу здешевлення пам’яті взагалі, карти особливо й не дорожчають. Проте майже всі вважають, майбутнє - за AGP, а бурхливий розвиток мультимедиа-приложений (особливо — ігор) може скоро призвести до тому, що текстури перестануть влазити й у системну пам’ять. Тому є сенс, не дуже вдаючись у технічні подробиці, розповісти, як же все працює. Отже, розпочнімо з початку, тобто із AGP 1.0. Шина має дві основні режими роботи: Execute і DMA. У режимі DMA основний пам’яттю є пам’ять карти. Текстури зберігаються у системної пам’яті, але перед використанням (той самий execute) копіюються в локальну пам’ять карти. Отже, AGP діє як «тиловий структури », які забезпечують своєчасну «доставку патронів «(текстур) на передові рубежі (в локальну пам’ять). Обмін ведеться великими послідовними пакетами.

У режимі Execute локальна системна пам’ять для відеокарти логічно рівноправні. Текстури не копіюються в локальну пам’ять, а вибираються безпосередньо з системної. Отже, доводиться вибирати з пам’яті щодо малі випадково розташовані шматки. Оскільки системна пам’ять виділяється динамічно, блоками по 4К, у тому режимі задля забезпечення прийнятного швидкодії слід передбачити механізм, відображає послідовні адреси на реальні адреси 4-х килобайтных блоків в системної пам’яті. Ця нелегке завдання виконується з допомогою спеціальної таблиці (Graphic Address Re-mapping Table чи GART), що у памяти.

[pic]

У цьому адреси, не які у діапазон GART (GART range), не змінюються так і безпосередньо відбиваються на системну пам’ять чи область пам’яті устрою (device specific range). На малюнку як такий області показаний локальний фрейм-буфер карти (Local Frame Buffer чи LFB). Точний вигляд і функціонування GART не визначено й залежить від керуючої логіки карты.

Шина AGP цілком підтримує операції шини PCI, тому AGP-траффик може становити з себе суміш які чергуються AGP і PCI операцій чтения/записи. Операції шини AGP є роздільними (split). Це означає, що запит для проведення операції відділений від власне пересилки данных.

[pic]

Такий їхній підхід дозволяє AGP-устройству генерувати чергу запитів, без очікування завершення поточної операції, що також підвищує швидкодія шины.

У 1998 року специфікація шини AGP отримала розвиток — вийшов Revision 2.0. Через війну використання нових низьковольтних електричних специфікацій з’явилася можливість здійснювати 4 транзакції (пересилки блоку даних) за 66-мегагерцовый такт (AGP 4x), що означає пропускну спроможність шини в 1GB/сек! Єдине, чого бракує для повного щастя, то це щоб пристрій могло динамічно переключатися між режимами 1х, 2х і 4х, але з іншого боку, це і нужно.

Проте потреби і запити у сфері обробки видеосигналов все зростають, і Intel готує нову специфікацію — AGP Pro (нині доступний Revision 0. 9) — спрямовану задоволення потреб високопродуктивних графічних станцій. Новий стандарт не видозмінює шину AGP. Основне напрям — збільшення енергопостачання графічних карт. Для цього він в розняття AGP Pro додано нові лінії харчування. [pic]

Предполагается, що існувати два типу карт AGP Pro — High Power і Low Power. Карти High Power можуть споживати від 50 до 110W. Природно, такі карти потребують хорошому охолодженні. Для цього він специфікація вимагає наявності двох вільних слотів PCI з component side (боку, на якої розміщені основні чіпи) карти. [pic]

У цьому дані слоты можна використовувати картою як додаткові кріплення, для підвода додаткового харчування і навіть обміну по шині PCI! У цьому використання цих слотів накладаються лише незначні обмеження. З використанням слотів для підвода додаткового харчування: Упустити для харчування лінії V I/O; Не встановлювати лінію M66EN (контакт 49В) в GND (що що природно, оскільки це переводить шину PCI в режим 33 MHz). З використанням слота обмінюватись по шині: Підсистема PCI I/O повинна розроблятися під напруга 3. 3V з можливістю функціонування при 5 V. Підтримка 64-разрядного чи 66 MHz режимів не требуется.

Карти Low Power можуть споживати 25−50W, для забезпечення охолодження специфікація вимагає наявності одного вільного слота PCI.

[pic]

У цьому все retail-карты AGP Pro повинен мати спеціальну накладку шириною відповідно 3 чи 2 слота, у своїй карта набуває вигляду досить устрашающий.

[pic]

При цьому розняття AGP Pro можна встановлювати й карти AGP. [pic]

3. Registered DIMM SDRAM

Гадаю, що знають, що модулі оперативної пам’яті звичайного комп’ютера вставлена в разьёмы SIMM чи DIMM. Є й ще поки мало распространённые RIMM, ну, а про RDIMM зовсім небагато, що слышно.

Спочатку як і раніше, що розробником пам’яті стандарту RDIMM є IBM і Intel. Модулі пам’яті для RDIMM SDRAM підтримуються чипсетом BX, соответсвуют специфікації PC-100 і є удосконаленими, а точніше Регістровими (Registered) DIMM SDRAM. Основне відмінність RDIMM від звичайних DIMM SDRAM залежить від пропускну здатність (bandwith): 800 і 1600 Мбайт/сек (остання цифра подобається, оскільки першої вже наступають п’яти потужні 3D-приложения) і називаються відповідно SDR (Single Data Rate) і DDR (Dual Data Rate) RDIMM SDRAM. Не плутати DDR SDRAM з DR DRAM (відрізняється роботою на чаcтототе до 800 MHz, вийде в 2 кварталі і буде дорожче рахунок обов’язкового лицензирования).

Отже, IBM анонсувала модулі такий пам’яті обьёмом 256 Мбайт, зробленою за технологією 0. 20 мкм і мають щільність чіпів на 4 рази більше, ніж в звичайних, що зробив можливим створення буферизированного 256 Мбайтного модуля пам’яті. До речі, за заявою тієї ж IBM немає жодних перешкод збільшення щільності запис у 8 разів більше звичайній, отже, є теоритическая можливість створення буферизированных 512 Мбайтных модулей.

Тепер на архітектуру DDR RDIMM SDRAM з прикладу 64 Мбайтных модулів. Для ефективного ввода/вывода даних встановлюються конденсатори (поруч із кожним чіпом). Ці конденсатори зроблено з найсучасніших диэллектрических матеріалів. Сама IBM вже застосовує модулі RDIMM 64−256 Мбайт, і навіть небуферизированные модулі обьемом 512 Мбайт у Hi-End системах серії Netfiniti. | |SDR RDIMM |DDR RDIMM | |Час |2, 4, 8 |2, 4, 8 | |переривання | | | |(циклів) | | | |(Burst | | | |length) | | | |Тип |Последовательное|последовательное чергування | |переривання |чергування |(sequential interleave) | |(Burst |(sequential | | |type) |interleave) | | |Кількість |2, 3, 4 |2, 2. 5, 3 | |тактів для | | | |роботи з | | | |пам'яттю | | | |(CAS | | | |latency) | | | |Режим |Нормальний, |Нормальний, Режим скидання операцій DLL, | |роботи |Режим записи |Режим тестування (test mode), Режим | | |(single write), |розширеного регистрирования (Extended | | |Режим |register mode set), | | |тестування |Умикання/вимикання операцій | | |(test mode) |DLL |

З таблиці бачимо, що SDR є спрощеним варіантом DDR RDIMM SDRAM. Особливості DDR зводяться до чого: Робота на частоті 125, 133 і 143 MHz за 2, 2,5 і трьох такту (CAS latency = 3), залежно від різновиду модулів Однотактовое формування сигналу RAS (Signal-pulsed RAS interface) Вмонтований блок DLL (Delay Locked Loop), який синхронізує висновок інформації із частотою її введення Можливість відключення блоку DLL через функцію розширеного режиму регистрирования (наприклад для економії харчування) Подвоєна швидкість обміну даних (DDR) Двунаправленный потік даних Повна синхронізація Лагідний тип й довжину переривань Переривання операцій читання (спеціальної командою переривання) і запис. Зміна операцій здійснюється послідовно Чотири банку (Bank) пам’яті Здатність роботи за зниженому споживанні харчування Операції читання і запис виконуються за 4 і побачили 8-го циклів (відповідно), операція контролю витрачає подвоєну кількість циклів на відповідну операцію Довільний доступом до столбцам (у пам’яті) Який Чекає режим і режим зниженого харчування 4096/8192 циклів відновлення для 64 і 256 мб модулів Автоматичні, контрольовані команди дозарядки (Automatic and controlled precharge command). Енергія, подана на модуль пам’яті то, можливо неоднаковою. Вольтаж: 3,3В

Цей набір характеристик перестав бути остаточним переліком характеристик DDR SDRAM для RDIMM, тому то, можливо модифікований в майбутніх стандартних DDR SDRAM, а проте завдяки таким нововведення отримуємо: проускная здатність на пін становить 200 Мбайт (200Мбайт/пин).

4. Нові технології пам’яті: DDR SDRAM

Давно вже, ще від часів 486 процесорів, відставання швидкості системної шини PC від швидкості убыстряющихся CPU дедалі більше збільшувалася. Саме тоді Intel вперше відмовився від частоти процесорів, синхронної з частотою системної шини, і застосував технологію множення частоти FSB. Цей факт позначилося навіть у назві - 486DX2. Хоча частота системної шини залишилася тієї ж, попри загрозливу назву, продуктивність процесора зросла вдвое.

Надалі розбрід в тактовою частоті різних системних компонентів лише збільшувався: тоді, як частота системної шини зросла спочатку до 66 МГц, та був і по 100, шина PCI залишилася усі тих ж давніх 33 МГц, для AGP стандартної є 66 МГц тощо. Шина пам’яті ж аж до останнього часу залишалася синхронної з системної шиною (назва зобов’язує - Synchronous DRAM, SDRAM). — Так специфікації PC66, потім PC100, потім, із трохи великими організаційними зусиллями, PC133 SDRAM.

Однак за тих той час, протягом якого частота шини пам’яті збільшилася на третина школярів й, відповідно, стільки ж зросла її пропускну здатність (з 800 Мбайт/с до 1,064 Мбайт/с), частота процесорів збільшилася дві з половиною разу — з 400 МГц до 1 ГГц. Спостерігається певний дисбаланс, не чи так? Пропускна здатність PC133 SDRAM становить лише 1,064 Мбайт/с, тоді як сьогоднішнім PC потрібно по крайнього заходу: 1 Гбайт/с для процесора із частотою системної шини 133 МГц, стільки ж — для графічної шини AGP 4X, 132 Мбайт/с для 33 МГц шини PCI. Тобто, близько 2.1 Гбайт/с — як і йшлося хіба що, дисбаланс більш ніж два раза.

Проте подальше збільшення частоти SDRAM при сучасному технічному рівні оснащення її виробників неможливо: вже 166 МГц SDRAM виходить надто дорогою, особливо з урахуванням сьогоднішніх обсягів оперативної пам’яті в PC. Ця деталь зіграв дуже приємну жарт з Direct Rambus DRAM. У той водночас відмовитися від синхронізації шини пам’яті з системної шиною по ряду причин, не хотілося бы.

Технології, намагаються залатати SDRAM шляхом додавання кешу SRAM, на кшталт ESDRAM, або ж шляхом оптимізації її, на кшталт VCM SDRAM, не допомогли. На виручку прийшла популярний у останнім часом у компонентах PC технологія передачі одночасно з двох фронтах сигналу, коли, використовуючи один такт передаються одразу дві пакета даних. Що стосується використовуваної сьогодні 64-бит шиною — це два 8-байтных пакета, 16 байт за такт. Або, в випадку з тієї ж 133 МГц шиною, не 1,064, а 2,128 Мбайт/с. Ті ж 2.1 Гбайт/с, як і потрібні для сьогоднішніх PC. Причому за ціні, мало відрізнялася від звичайній 133 МГц пам’яті: технологія та ж (включаючи методику упаковки чипів — TSOP, не microBGA, як в RDRAM), устаткування — те, енергоспоживання, мало відмінне від SDRAM, площа чіпа відрізняється тільки кілька відсотків. Саме ця поєднання доступності з потрібну нині продуктивністю і зацікавило насамперед прагматичну індустрію DRAM — точно так ж у свого часу потім вони вибирали PC66, PC100, PC133…

Проте на відміну від цих коштів специфікацій, до назви яких входила тактова частота шини пам’яті, як і, як і на відміну від специфікації Direct Rambus DRAM, де в основі береться результуюча частота (тактова частота, помножена ті ж два пакета на такт, як і в DDR SDRAM) — PC600, PC700, PC800, компанії, розробляючи DDR SDRAM, а точніше, маркетингові відділи цих компаній, обрали ту систему (пам'ятаєте мультфільм про відносність одиниць виміру — 48 папуг?), що дозволило забезпечити максимальну цифру в назві - вони вибрали пікову пропускну спроможність населення і отримали PC1600 для 100 МГц і PC2100 для 133 МГц чипів DDR SDRAM.

Втім, цю систему назв придумана нещодавно, хоча чіпи DDR SDRAM виробляються уже давно: зразки 64 Мбит чипів з’явилися майже двох років тому — у середині 1998 р. Саме на той час, у грудні 1998 р., коли Intel вже тривалий час підтримував RDRAM, схвалена відкрита специфікація DDR SDRAM, яка потребує від виробників, використовують її, ніяких ліцензійних відрахувань. Як і випадку з PC133 SDRAM, основними прибічниками нової специфікації виступили IBM і VIA, до доти чітко орієнтувалися на альтернативні RDRAM архітектури. Кількома місяцями через, у травні, схвалена специфікація 184-контактных модулів DIMM, і навіть завершено роботу над спецификацией DDR SGRAM.

Приблизно через півтора року тюремного DDR SDRAM до стадії, коли виробники DRAM може розпочати його комерційне виробництво -виникли зразки 133 МГц 64 Мбит чипів DDR SDRAM, відповідні специфікації PC2100 і готові до початку виробництва. Проте першими чіпи DDR використовували зовсім на виробники модулів пам’яті. Виробникам відеокарт простіше — на карті вони у праві застосовувати що догоджає, аби на виході був стандартний сигнал. Та й ширина шини пам’яті все-таки завжди була вузьким місцем радше задля графічних чипів, ніж для центральних процесорів. Отож, виробники відеокарт набагато швидше скористалися що з’явилася в графічних чіпах підтримкою DDR SDRAM/SGRAM.- Вже за кілька місяців після виходу першого такого чіпа, GeForce 256, з’явилися карти з DDR SDRAM і SGRAM чипами на борту. Стандартної швидкістю чипів перша хвилі DDR плат стали 150 і 166 МГц (результуюча частота — 300 і 333 МГц відповідно, пропускна здатність шини, з урахуванням 128-бит розрядності - 4.8 і 5.2 Гбайт/с). Можна впевнено припустити, що осіннє покоління графічних чипів орієнтуватиметься на 183 МГц чіпи (366 МГц, 6 Гбайт/с), а 2001 р. побачимо масовий вихід відеокарт з 200 МГц (400 МГц, 6.4 Гбайт/с).

Результат заміни SDRAM/SGRAM з їхньої вдвічі швидший аналог не забарився. Продуктивність карт на системах із сильним центральним процесором під час використання додатків, надають помітну навантаження саме у шину пам’яті (наприклад 32-бит колір), зростає до півтора раз.

Оцінюючи відому сьогодні інформацію плани розробників графічних чипів на найближчий рік, можна буде усвідомити беззаперечну перемогу DDR над RDRAM. Коли Intel зі своїми i740 успішно просунув AGP і відмовився від подальших спроб прямого впливу у цій галузі, ситуацією, на щастя, управляє ринок. Дорогий RDRAM виявився нікому непотрібен, тим більше що 128-бит шина пам’яті виводить DDR SDRAM продуктивністю навіть вперед двоканального RDRAM. І це з модулями пам’яті DIMM DDR SDRAM становище трохи інакше: їх затребувати нікому — однак встав за чипсетами, з підтримкою цього пам’яті і, за материнськими платами на базі цих чіпсетів. Перший користувальницький чипсет, у якого підтримкою цього пам’яті, очікувався від VIA спочатку восени 99 р., потім взимку 2000, навесні… Але начебто, нарешті, очікування добігає кінця. Вже у другому кварталі має вийти перший чипсет VIA, у якого підтримкою DDR SDRAM — Apollo Pro266.

[pic]

Ко тієї самої 133 МГц системної шині і AGP 4X додасться підтримка DDR SDRAM, і навіть V-Link — нової, прискореної шини обміну інформацією між північним і південним мостами чипсета, які забезпечують пропускну спроможність 266 Мбайт/с (вдвічі швидше стандартної PCI). З іншого боку, очікується, що підтримка двухпроцессорных конфігурацій, вбудована ще Apollo Pro133A, стане официальной.

Трохи згодом, у третій кварталі, очікується вихід варіанта Apollo Pro266 з інтегрованим видеоядром PM266. Причому, на відміну PM133 з хиленьким як для третього кварталу Savage4, у цей чипсет буде вмонтований варіант Savage2000 (GX4C). Його продуктивності для дешевих систем, є нішевим ринком для інтегрованих чіпсетів, має бути більш як достаточно.

І на останньому кварталі 2000 р. має вийти перший серверний чипсет VIA, PX266V. Поки що про ньому відомо мало, крім те, що там очікується підтримка до запланованих 4 процесорів і подвійна шина V-Link: до південному мосту і до підсистемі 64-бит 66 МГц PCI.

На друга половина цього року заплановано вихід і DDR чипсета для Athlon — KX266, за своїми можливостями аналогічного своєму побратиму для Pentium III — Apollo Pro266. Проте про всяк випадок, AMD воліла знову підстрахуватися, випустивши третьому кварталі свій чипсет із підтримкою DDR SDRAM — AMD 760. Очікується підтримка нової частоти системної шини EV6 — 133 МГц (266 МГц), природно, 133 МГц PC2100 DDR SDRAM, ATA100. Невдовзі опісля AMD 760 має йти мультипроцессорный AMD 770 з параметрами.

Якщо ж зайшла мова мультипроцессорных чипсетах, розрахованих на серверні платформи, не можна не згадати про ще двох гравців цьому ринку: Samsung зі своїми Caspian, розроблюваним що з AMD, і ServerWorks зі своєї лінійкою ServerSet, які мають обзавестися DDR SDRAM чипсетом для процесорів Intel вже у першій половині нинішнього року. З огляду на такі чинники як вартість RDRAM, різницю у продуктивності RDRAM і DDR SDRAM і падіння продуктивності підсистеми пам’яті RDRAM при збільшенні обсягу пам’яті, переважна більшість виробників серверів має намір віддати перевагу DDR SDRAM перед RDRAM. З цією бажанням змушений вважатися навіть Intel, констатувавши у своєму наступному серверних чипсете під x86 (i870) планує підтримувати саме DDR SDRAM. Та й крім Intel над ринком серверних чіпсетів буде досить бажаючих підтримати DDR — крім незалежних розробників, цьому ринку виступлять і держава сама виробники серверів, розробляють чипсеты під свої системи — IBM, NEC…

Кварталом пізніше виходу відповідних чіпсетів, очікуються материнські плати за них. Отож перші плати, дозволяють використовувати модулі DDR SDRAM, мають вже у третьому кварталі 2000 р. І саме ця тимчасові рамки зазначені у планах різних виробників материнських плат. Першим і єдиним незручністю їхнього користувачів має стати нова форм- чинник модулів DIMM.

На жаль, ніщо у світі загалом немає даремно і збільшення пропускної здібності пам’яті вдвічі супроводжується зміною форм-фактора модулів. За збереження такої ж величини модуля число контактів збільшилася з 168 до 184. Змінилося становище ключа не дозволить вставити модулі DIMM DDR SDRAM в сьогоднішні рознімання DIMM. Тепер про перспективи. Стандарт модулів DIMM DDR SDRAM передбачає використання до 200 МГц чипів, з результуючої частотою 400 МГц і пропускною спроможністю 3.2 Гбайт/с — як в двоканального Direct Rambus DRAM. З моменту, коли DDR SDRAM вичерпає свої можливості, 2003 р. повинен стартувати DDR-II.

Швидкість DDR-II чипів, як очікується, розпочнеться з 100 МГц, але за рахунок зарплати, що передаватися 4 пакета даних за такт, їх пропускна здатність також має скласти 3.2 Гбайт/с. З огляду на таку технологію роботи (передачу 32 байтів за такт) зростання продуктивності DDR-II чипів у разі зростання тактовою частоти буде максимальним — вчетверо: 150 МГц дадуть вже 4.8 Гбайт/с, а 200 МГц — 6.4 Гбайт/с.

Модулі цих чіпах, як і модулі на чіпах DDR, також матимуть свій власний форм-фактор (230 контактів), рівні і потребуватиме нових чіпсетів. Це ж можна згадати і чіпах Advanced DRAM Technology, які мають з’явитися приблизно тоді ж время.

До того часу, ще 3 роки, ми маємо вибирати лише між DDR SDRAM і Direct Rambus DRAM. Якщо Intel нічого очікувати силою проводити ринок (і буде!), то результат, враховуючи співвідношення цена/производительность, цілком зрозуміле — виграє DDR SDRAM. Інакше ситуація стає непередбачуваною: важко прорахувати, що пересилить — фінансова міць Intel, чи здоровий глузд індустрії, у якій пропорції проявляться ці дві компонента у кінцевому результате.

У кожному разі, якщо відійти від екстремістських точок зору, то можна буде усвідомити, що як ні склалася ситуація, доля DDR SDRAM сьогодні у більш райдужних відтінках, ніж, скажімо, минулого року. За цього року встиг вийти Athlon, AMD набрала вагу, а VIA — зробила ставку DDR SDRAM. Тому, хоч би що сталася ринку рішень від Intel, ті, хто набуватиме наприкінці цього року процесори AMD, приречені на DDR SDRAM. І це, якщо з ціною на RDRAM не зміниться кардинально до кінця року, саме собою виглядає непоганим аргументом на користь вибору рішення від AMD/VIA тим, які воліють купувати, керуючись розумом, а чи не рекламой.

Платформи від ServerWorks, що сьогодні виступає для Intel у ролі страховочного варіанта, закриваючи галузі на серверном ринку x86, які неспроможна закрити Intel, зможуть виступити так само гідним відповіддю на i840 з цими двома каналами Rambus над ринком рішень для робочих станцій та серверів, як чипсеты VIA — над ринком звичайних користувальних PC.

За попередніми тестів прототипу Samurai, продуктивність системи його основі дорівнює продуктивності системи з урахуванням i840, а де й обганяє її. Це з урахуванням ціни модулів RIMM, яка навряд чи зменшиться у кілька разів протягом року, і обсяг пам’яті в серверах і робочих станціях дає різницю вартості між рішеннями з урахуванням DDR SDRAM і RDRAM в тисячі доларів, за рівної производительности.

Результат: виробники DRAM що неспроможні дозволити собі не є випускати DDR SDRAM. Ринок при цьому типу пам’яті існує, він дуже великий. Витрат для переходу на DDR SDRAM майже потрібно. Собівартість виготовлення чипів дуже відрізняється від собівартості виготовлення чипів SDRAM тієї ж тактовою частоти. Вартість RDRAM така висока, що користувачі, навіть за неудовлетворенном попиті напам’ять, це суто що неспроможні дозволити собі збільшити обсяг пам’яті у PC. Це був парадокс: якщо відкинути PC133 SDRAM, як технологію, що належить попереднього покоління, то, на ринку загальнодоступною пам’яті просто немає пропозиції. Ну, не вважати ж таким безбожно дорогий RDRAM? При в даних обставинах утриматися випуску DDR SDRAM було непрощенною глупостью.

Складається, нарешті, й інша половина мозаїки: чипсеты і материнські плати. У другій половині 2000 р. над ринком буде цілком досить рішень, повністю закривають підтримкою DDR SDRAM всього спектра ринку: чипсеты VIA і AMD — High-End PC з урахуванням Pentium III і Athlon, чипсеты AMD і Samsung — сервери і створить робочі станції з урахуванням Athlon, чипсеты ServerWorks — сервери і створить робочі станції з урахуванням Pentium III.

5. Технологія пам’яті Direct Rambus

Процесорам, з’ясувалося, розвиваються набагато швидше, як по ними встигає RAM. Предвыборка, розпаралелювання операцій, конвеєрні структури — усе це раскочегарило процесора отже вони болше часу забирають очікування готовності пам’яті, ніж процес вычислений.

Рятує кеші, але також не панацея. По-перше, він доріг, причому ціна зростає нелінійно зі збільшенням обсягу — зі зростанням кеша збільшується відсоток шлюбу, але це робить процесор дорожче. Кеш другого рівня — не зовсім те, що після першого, він дбає про частоті шини процесора. Далі, кеші неможливо від операцій, які відрізняються локальностью звернень до пам’яті, чи від обробки масивів, тривіально не укладывающихся розмір кеша. Ніякої кеші недопоможе і за обрахунках потоковой інформації - чи це оцифровування звуку чи, видеоввод, роутинг мережного трафіку. Bus-master, управління шиною силами зовнішніх пристроїв, взагалі йде повз кеш-подсистемы процесора, просто у пам’ять, причому великі потоки інформації «повз «процесора однаково обмежують його продуктивність, оскільки заважають йому звертатися до памяти.

Загалом, сьогоднішня підсистема RAM не задовольняє потреб комп’ютера ні з яким позиції. І головне — не змінюючи архітектури, її, звісно, можна прискорити. Відсотків на 20−30. А було б — разів у 5−10. Що робити? І які проблеми заважають прискоренню пам’яті? По-перше, є межа підвищення частоти, де може працювати пам’ять. За існуючої технології на зчитування вмісту осередки пам’яті потрібно порядку 10 наносекунд, яка дозволяє підняти частоту звернення вище 100Мгц. По-друге, збільшення розрядності пам’яті (включення осередків паралельно, щоб отримати впродовж одного зчитування більше байт) створює свої проблеми — як електричні (доведеться робити дикого розміру мікросхеми управління — по 200−300 ніжок на корпус), і побутового характеру. Чим більший розрядність, тим більшими кроками можна нарощувати пам’ять, що незручно з погляду споживача. Уявляєте, як важко довелося б покупцям, якби модулі SIMM випускалися лише кроками по 32 мегабайта? Чи якби їх довелося ставити в чужу машину не парами, а мінімум — четверками?

Загалом компанія Rambus подивилася, і різко вирішила, що час перепроектувати систему пам’яті у принципі. відмовитися від сьогоднішньої методики управління чипами, і докласти всіх зусиль від початку. Відразу скажімо — спромоглася. Хоча ризик був великий — переважно, ризик те, що за Rambus-ом не підуть, і розпочнеться новий стандарт не приживеться. Ан, пішли. Щоправда, ще прижився, але виробляти нову пам’ять (модуль такий пам’яті, зроблений за технологією Direct Rambus, називається RIMM) заходилися кілька найбільших фірм, включаючи найвідомішого памятестроителя Kingston і товстуна айбиэма.

Нова технологія відрізняється від старої геть усім — ось тільки на вид майже напевно така сама, як всім відомі DIMM-ы. Direct Rambus увібрав в себе майже всі нововведення памятестроения, поєднавши в акуратно і вдумливо спроектованої схемою. Нова схема Спілкується з контролером по мультиплексированной 800-мегагерцовой шині, що різко знижує необхідну кількість контактів, і енергоспоживання интерфейсных схем Використовує повністю паралельне з'єднання рознімань під модулі SIMM, що гарантує тимчасове узгодження сигналів, хоч би скільки модулів був уставлено. Звідси — можливість роботи з 800 МГц. Адресує модулі незалежно, що різко збільшує кількість незалежних банків пам’яті, отже, дозволяє виконувати частково перекрывающиеся у часі звернення частіше. Дозволяє робити конвеєрні вибірки з пам’яті, причому передача адреси може виконуватися разом з передачею даних. Звідси — можливість сильного перекриття запитів до пам’яті у часі. Контролер може передати на згадку про до 4-х запитів (причому можливо чергувати зчитування і запис), які виконані последовательно.

Разом, практично контролер може видушити з шини пам’яті 95% її максимальної теоретичної продуктивності, яка дорівнює 1.6 гигабайта в секунду (800мгц, два байта за такт). Щоправда, сьогодні пікова продуктивність реальних схем — 600 мегабайт в секунду, але вже дуже добре. А запас в гігабайтів в секунду кишеню не тягне. Не встигнеш оком моргнути, як нові процесори, інтелектуальні дискові і графічні контролери користуються ним до палітурки, і попросять добавки. Певною проблемою нову технологію є притормаживание переходу її у компанії Intel. Гігант не поспішає переключатися на RIMM-ы, мотивуючи необхідністю плавного переходу. Як саме затримка забезпечує плавність — мені цілком ясно, але, безумовно, еволюційні підходи — неминучі. Якщо завтра все почнуть робити материнські плати під RIMM-s, куди виробники денут випускаються потужним потоком DIMM-s і SIMM- p. s? Проте, перехід на RIMM-ы вважатимуться предопределенным.

За інших областях — від видеоконтроллеров до спец-компьютеров і вбудованих систем RIMM-ы теж роблять перші кроки. Приміром, TI і S3 вже ліцензували технологію Direct Rambus, отже, без роботи їй не умереть.

Предполагается, що у персональні комп’ютери Direct Rambus RIMMs будуть застосовуватися у наступного року, до 2000-го року займуть порядку 30, а 2001-му і всі 50% рынка.

6. Transmeta Crusoe.

Отут настав того дня, коли зняті покрови таємності, оточуючі однією з найбільш таємничих компаній останніх п’яти, Transmeta, в тому числі їхнє дітище — процесор під назвою Crusoe. Один із ранніх й загальноприйнятих припущень повністю підтвердилося: Crusoe справді перестав бути конкурентом процесорів для настільних комп’ютерів від AMD і Intel — він трішечки спізнився з цим, зате його спроби з енергозбереження можливо роблять його ідеальним вибором для виробників портативних продуктів — від ноутбуків до HPC. Але до цього моменту ми повернемося трохи згодом, коли йдеться про конкретних деталях чипів. Нині ж розглянемо більш фундаментальні речі, і перше, потім слід звернути увагу у разі - це технологія Code Morphing, що дозволяє «на льоту «перетворювати x86 код у внутрішнє систему команд процессора.

Crusoe належить до розряду VLIW процесорів. Тобто, на відміну звичних кожному користувачеві PC чипів, які працюють із CISC інструкціями, він у роботі спирається на VLIW (very long instruction word), що у цьому більше близький до таких продуктам, як Merced чи Elbrus 2000. (Останнє, мабуть, особливо справедливо, з урахуванням, що керівник Transmeta, Dave Dietzel, свого часу багато часу провів у Москві, маючи контакт із майбутніми творцями E2K).

Отож, повернемося до VLIW. Оскільки ця архітектура несумісна прямо пов’язана з x86, а відмовитися від такої переваги, яким є накопичений парк x86 програмного забезпечення творцям Crusoe не хотілося, був розроблений проміжний, частково апаратний, частково програмний, невидимий для програм шар — Code Morphing, що під час виконання програми, непомітно нею перетворює її x86 інструкції в інструкції VLIW.

Плюси та «мінуси такий підхід, проти традиційним, очевидні. Это:

1. Можливість досить радикально змінювати структуру процесора, підганяючи його до тих або іншим суб'єктам вимогам — однаково зміни його архітектури для програм можна замаскувати лише на рівні Code Morphing.

2. Можливість вносити ті чи інші зміни у вже випущені процесори, знову ж таки рівні перетворення кода.

3. Дуже зручна річ до роботи з різними новими наборами инструкций

— SSE, 3DNow!, тощо. Чи була лицензия.

4. Хай як, а эмуляция залишається эмуляцией, з усіма випливають, у плані продуктивності. Як приклад можна оцінити моторошні результати эмуляции x86 програм на

PowerPC. Але Transmeta непогано попрацювала у цьому напрямі. Як усе це працює? [pic]

Спочатку як і раніше кілька слів про логічного структурі процесора. Ядро Crusoe складається з п’ятьох модулів чотирьох різних типів: два блоку для операцій із цілими числами, один для операцій числами з плаваючою коми, один — для операцій із пам’яттю, і тільки — модуль переходів. Відповідно, і кожна VLIW інструкція («молекула », за висловом Transmeta, довжиною 64 чи 128 біт) може складатися зі чотирьох RISC-подобных операцій цих типів («атомів »). Усі атоми виконуються паралельно, кожен відповідним модулем, молекули йдуть друг за іншому, згідно з чергою, в на відміну від більшості суперскалярных x86 процесорів, де використовується механізм позачергового виконання команд (out-of-order), це помітно спрощує внутрішню структуру процесора, дозволяючи відмовитися від деяких громіздких функціональних модулів (наприклад, декодера інструкцій, яких у x86 наборі непогані мало). Для ілюстрації можна порівняти площа мобільного 0. 18 мкм Coppermine з сумарним обсягом кешу 288 Кбайт з площею TM5400 з сумарним кэшем 384 Кбайт — 106 квадратних милиметров проти 73. Що, природно, безпосередньо позначається різниці в тепловыделении і енергоспоживанні процесорів. [pic]

Однак повернімося знову до принципу роботи процесора. На вищеописаний рівень «молекули », наскільки можна максимально щільно упаковані «атомами », потрапляють з рівня Code Morphing, де у них перетворюються вихідні інструкції (нині йдеться лише про x86, але у перспективі ніщо корисно зробити версію транслятора й у іншого набору команд). Уся довкілля з якою зіштовхується процесор, починаючи з BIOS і закінчуючи операційній системою та програмами, контактує тільки з Code Morphing, які мають прямого доступу до самого ядру процесора. Дуже зручно, враховуючи, що й вже в двох перших оголошених процесорів Transmeta це саме ядро — разное.

Однією з методів збільшення продуктивності такого нетрадиційного способу роботи, є дуже логічна система кэширования. Кожна x86 інструкція, будучи оттранслированной одного разу, зберігається у спеціальному кэше, располагающемся в системної пам’яті, й у наступного разу, при необхідності виконання, етап трансляції можна пропустити, відразу діставши з кешу необхідну ланцюжок молекул. До того ж, як обіцяє Transmeta, Code Morphing з часом і навчається: принаймні виконання програм, новий турбогенератор оптимізує їх задля швидшого виконання, звертає увагу до найбільш часто що їх ділянки коду, аналізує переходи у тілі програми, і т.д.

Перші процесори Transmeta максимально орієнтовані ринок мобільних чипів (що, втім, корисно компанії вже говорити про серверном процесорі тієї ж архітектури!), відповідно однією з найважливіших параметрів процесора тут є його енергоспоживання. І зі молодшим з сьогоднішніх чипів Transmeta, TM3120, з його 92 Кбайт кешу, особливих труднощів немає, то TM5400 компанія вбудувала механізм LongRun, функціонально такий технології SpeedStep від Intel — можливість зміни тактовою частоти і напруження на ядрі процесора на льоту. Причому, значно більше гнучко, чому це можливе у разі з цими двома фіксованими значеннями у SpeedStep.

Якщо ж зайшла мова конкретних чіпах, то давайте займемося цим питанням уважніше. Отже, нині оголошено два перших CPU, створених по представленої Transmeta технології. Перший, TM3120, націлений ринку HPC, другий, TM5400 значно більше адресований ринку субноутбуков. Отже, по порядку:

TM3120. Молодший процесор у сімействі, з тактовою частотою 333, 366, і 400 МГц. Володіє лише 96 Кбайт розділеного кешу L1 (64 Кбайт під інструкції, 32 Кбайт — під дані). Процесор вміщує напруга 1.5 В.

Містить стандартні для серії PC-on-a-chip елементи: 66−133 МГц SDRAM контролер з 3.3 У інтерфейсом, розрахований застосування зі стандартними для мобільних додатків модулями SO-DIMM. Частота пам’яті виходить шляхом застосування певного дільника (від ½ до 1/15) до тактовою частоті процесора. Контролер шини PCI також має стандартним 33 МГц PCI 2.1 сумісним інтерфейсом, забезпечуючи повноцінну роботу з усіма сьогоднішніми продуктами, що можуть його використовувати. З підтримки периферії слід згадати контролер флеш-пам'яті - якщо й продукт орієнтовано ринок найменших комп’ютерів, то самотужки там никуда.

Як будь-яка нормальна процесор, готовий до роботи з Windows (а список перевірених ОС входять Microsoft Windows 95, Windows 98, Windows NT і Linux), TM3120 має відповідати системи управління енергоспоживанням ACPI, що він успішно, й робить, споживаючи в системному стані Deep Sleep лише 0. 015 Вт. Зрозуміло, і під час потужних обчислень енергоспоживання виростає кілька порядків. Наприклад, при програванні DVD воно сягає 2.9 Вт, що теж, втім, страшенно добре, коли, скажімо, з мобільними процесорами Intel і AMD.

Що ж до старшого варіанта, TM5400, то ми все вищесказане в основному відноситься і щодо нього, але із низкою поправок. По-перше, до 500−700 МГц зросла швидкість. По-друге, що ні менш важлива, значно збільшився і обсяг кешу — поруч із 128 Кбайтами (64+64) L1, з’явився L2 — причому відразу 256 Кбайт. Тут, залежно від частоти, напруга ядра плаває - від 1.2 до 1.6 у.е.нергоспоживання, втім, навіть тоді програвання DVD доходить лише до 1.8 Вт — насамперед позначається LongRun.

Що ж до PC-on-a-chip можливостей, то тут лише одне поповнення, але таке, яке далебі не випадає не помітити — до SDRAM контролеру додався його DDR SDRAM побратим. Усе, що зазначалося про швидкості SDRAM, стосується й DDR. Усе це чудово, але, як Crusoe поводиться у житті? Цілком непогано спершу. Вже було продемонстровано робота за комп’ютером на базі Crusoe заявлених операційними системами, без особливих труднощів працювали реальні докладання — Power Point, Quake…

Що ж до продуктивності, то Transmeta надійшла дуже розумно, вирішивши запропонувати при цьому власний тест — Mobile Platform Benchmark. Втім, слід визнати, дуже логічний, на чільне місце ставить співвідношення производительность/энергопотребление. (А те, що тут виграє Crusoe — це, зрозуміло, проблеми конкурентів). За тестами, виробленим у ньому самої Transmeta, TM5400, з варьировавшейся протягом тесту (LongRun було включено) від 266 до 533 МГц швидкістю, ряд завдань йшов поруч із мобільним Pentium III 500, ряд відставав. Причому в всіх завданнях його енергоспоживання був у кілька разів нижча. Тут можна навести ще один показник, щоправда, знову за словами самої ж компанії - 667 МГц TM5400 продуктивністю приблизно дорівнює 500 МГц Pentium III.

7. VIA Joshua

Протягом усього історію, найхарактернішою рисою процесорів Cyrix була її максимальна доступність. AMD завжди намагалася бути таким собі середнім класом, а Intel традиційно знімав вершки згори. Цим стратегіям до кінця 90-х років повністю відповідало і стан компаній. До того ж, сильний вплив надавав і щодо іншого моменту: спалахнула останніми роками тенденція до різкого зниження вартості PC зробила Cyrix королем, як і можна було подумати. Навпаки, внаслідок цей ринок звернули дуже серйозний увагу Intel і AMD, повернули два останніх року там кровопролитну цінову війну, що дуже нагадувало боротьбу двох слонів в посудній лавке.

Результат знаємо. Влітку, після досить тривалої агонії своєї лінійки MII, National Semiconductor змушений був полишити ринок x86 процесорів, крок, який був цілком очевидний наприкінці 98 року. У протягом другої половини минулого року пішли й інші компанії, працювали у тій ніші: IDT і Rise. Але навесні їх те що зовсім на означав, що на процесори, які стоять кілька два-три десятка доларів, раптово випарувався. Навпаки, він залишався, і навіть, мабуть, трохи зріс: все-таки останні кілька років вимоги офісних пакетів застигли на тому ж рівні, і до цього рівню цілком відповідає продуктивність, забезпечувана подібними процесорами. Отже, попит залишився, тоді як пропозицію фактично зникло. Ситуація, яку було исправить.

І тут не виручку прийшла VIA Technology, амбіції якої зводилася до початку минулого роки підскочили до немислимих висот. Компанія, досить успішно конкуруюча останнім часом з Intel у сфері чіпсетів, причому у що свідчить з допомогою вміння продавати саме дешеві продукти, вирішила спробувати застосувати цю стратегію у сфері процесорів. Найпростішим шляхом до реалізації цього плану була купівля компанії, яка працює у цій області. Тим паче, що ситуація отже VIA вкрай був необхідний доступом до патентів, хто має відношення до шині GTL+. Цього літа вона отримала його, з допомогою придбання дві групи розробників процесорів — Cyrix у National Semiconductor і Centaur у IDT. Попри те що, що явним фаворитом VIA є Centaur, першим її процесором таки стане процесор від Cyrix. Про нього тут і пойдет.

Перші відомості про неї з’явилися ще восени 1997 року, на MicroProcessor Forum, традиційному місці для оголошень що така. Віце- президент Cyrix, Роберт Махер, описав ядро Cayenne — модифіковане ядро 6×86 лінійки, що має підтримкою MMXFP — набору SIMD інструкцій, розробленого самим Cyrix, модуль операцій із цілими числами залишався практично недоторканим, тоді як модуль операцій із числами з плаваючою точкою мав піддатися досить значних змін: з’являлася конвеєрна обробка і можливість обробки до двох операцій із такими числами за такт. Новий співпроцесор мав вивести процесор Cyrix майже той самий рівень, як і Pentium II/Pentium III. Це ж можна сказати і Cayenne з MMX инструкциями.

Що ж до технічних параметрів нового процесора, то передбачалося, що Cayenne почне здійснюватися у другій половині 1998 року з допомогою 0. 25 мкм техпроцесса (площа чіпа з 6.8 мільйонів транзисторів мала становити близько 70 кв. мм), протягом 98 року його швидкість виросте з 250 до 350 МГц (PR рейтинг — трьома сотнями до 400 МГЦ). А в 99 року змінюють мав прийти Jalapeno.

Проте, пройшов 98 рік, пройшла перша половина 99, Cyrix вже встиг відмовитися від власного розширеного набору інструкцій на користь 3DNow!, а Cayenne все продовжував доводитися розробниками, встигнувши перейменуватися спочатку у Jedi, і потім, після появи претензій зі боку LucasFilm, й у Gobi. Що ж до змін, що сталися за дизайном процесора цей час, то відомо лише, що, як передбачалося ще на MPR «97, в нього виник кеш L2 на чіпі, причому, досить великий — 256 Кбайт, як в сьогоднішнього Coppermine. (А варто згадати 64 Кбайт єдиного кешу L1 — ще більше, ніж в тієї самої Coppermine). У цьому стані знаходилися справи аж, коли Cyrix придбала VIA.

На той час процесор перебував на межі появи світ: досить сказати лише, що до придбання Cyrix вона вже демонструвався на Computex «99. Отже, купуючи Cyrix, VIA крім отримання таких необхідних їй патентів отримувала доведений до кондиції в протягом два роки дешевий, але досить продуктивний процесор — саме те, що їй і це треба. Отож, розігнавши половину Cyrix, VIA все-таки залишила півтори сотні людина про те, щоб у протягом кількох місяців довели процесор до стадії, коли було б можливим його комерційне производство.

На той час вона вже почав приймати завершені риси: чітко визначився інтерфейс — Socket 370, частота системної шини (66/100/133 МГц), техпроцесс — 0. 18 мкм і, найголовніше, ім'я — Joshua. Насправді, звісно, головне — це швидкість, але з цим точної визначеності не було. Зараз написання статті передбачається, що PR-рейтинг процесора становитиме 433/466/500/533/566 МГц, причому, ймовірно, час виходу будуть доступні лише 2 перших варіанта з цього линейки.

Можливість розгону залишає достатньо невиразні враження. З одним боку — незафиксированный коефіцієнт множення: прямо-таки рай після процесорів Intel і AMD. З іншого боку, процесор, що завжди вміщує напруга 2. 2 В (і це задля таких вже великих 300 МГц, для PR- рейтингу 433!), змушує добряче замислитися про перспективи його розгону: схоже, зробили до нас. З іншого боку, 0. 18 мкм техпроцесс TSMC все-таки залишає деяку надежду.

Що ж до продуктивності, то, з архітектури процесора, слід очікувати її приблизно за рівні Celeron, працюючого тактовою частотою, що відповідає її PR-рейтингу — деякі недоліки лише трохи поліпшеною архітектури кілька літньої давності повинен багато в чому витягнути 256 Кбайт кеш L2, працюючий на тактовою частоті процесора. Здебільшого, звісно, це ж стосується офісних додатків, де зайві 128 Кбайт L2 не завадять. Що ж до ігор, то тут позначиться значно поліпшений зі часів 6×86MX співпроцесор, і звісно, годі скидывать з рахунку підтримку 3DNow! — сьогодні під цю набір SIMD інструкцій оптимізована з виходять більш-менш серйозних ігор й нові драйвера під будь-яку видеокарту.

І весь цей за дуже (наші джерела VIA категорично підкреслюють це слово) доступну ціну. З огляду на, що у останніх даних плани Intel, прогрес лінійки Celeron нинішнього року значно сповільниться, та її частота лише трохи переступить за 600 МГц, то позиції VIA виглядають цілковито надежными.

8. Merced

Merced — назва 64-разрядного мікропроцесора загального призначення, розроблюваного нині фірмою Intel. Його випуску розпочнеться о середині 2000 року у 0. 18-микронной технології. Дослідне виробництво — в 1999 року. Процесор отримав назву від міста Merced, розташованого неподалік Сан- Хосе (США).

Merced стане першим процесором нового сімейства IA-64. IA-64 — абревіатура від Intel 64-bit Architecture — 64-разрядная Архітектура Intel. IA-64 втілює концепцію EPIC (абревіатура від Explicitly Parallel Instruction Computing — Обчислення з Явним Паралелізмом Команд). Концепція EPIC розроблена спільно фірмами Intel і Hewlett-Packard, з їхньої заявам, EPIC — концепція тієї ж значимості, що CISC і RISC. У IA-64 використовують новий 64-разрядный набір команд, розроблений також спільно фірмами Intel і HP (йому в офіційних повідомленнях Intel і HP вводиться абревіатура 64-bit ISA — 64-bit Instruction Set Architecture). До того ж, Merced буде цілком сумісний із сімейством x86 (У цих офіційних повідомленнях Intel сімейство x86 позначають абревіатурою IA-32 — Intel 32-bit Architecture — 32-разрядная Архітектура Intel).

Нині доподлино відомо роботи над двома процеcсорами сімейства IA-64: вже ж згаданий Merced, розроблюваний переважно силами Intel McKinley, розроблюваний в HP і з’явиться наприкінці 2001 року Нещодавно було додано решта 2 назви: У 2002 має з’явитися Madison, а й за ним — Deerfield.

Хронологія событий

Hewlett-Packard і Intel оголосили спільну дослідницькому проекті у червні 1994 року. Мета проекту — створення досконаліших технологій у сфері «робочих станцій кінця десятиліття, серверів і інформаційно-обчислювальних продуктів масштабу підприємства «. Проект включав розробку «архітектури 64-разрядного набору команд «і які оптимізують компиляторов.

У 1996 року фірма HP випустила свій «перший 64-разрядный процесор загального призначення — PA-8000, представник нового сімейства PA-RISC 2.0. Природно припустити, що PA-RISC 2.0 — результат спільного проекту «архітектури 64-разрядного набору команд », тим паче, що у PA-8000 застосовані рішення, які у термінології IA-64 називаються «предикация «і «завантаження за припущенням «. Але ні офіційних даних, котрі підтверджують це припущення. 9 жовтня 1997 року фірма Intel оголосила, що виробництво Merced, першого представника нового сімейства 64-разрядных мікропроцесорів, розпочнеться о 1999 року за 0. 18-микронному технологічного процесу фірми Intel, також створюється; процесор призначений для робочих станцій та серверів; Merced зможе виконувати програми для 32-разрядных процесорів Intel; Intel має середовищем розробки програмного забезпечення, повністю сумісної з IA-64, і «ключові «незалежні продавці програмного забезпечення вже це середовище і розробити операційними системами і додатків рівня предприятия;

14 жовтня 1997 року, на Микропроцессорном Форумі в Сан-Хосе, Каліфорнія, фірми Intel і HP вперше публічно описали основи IA-64. Спільно виступили John Crawford, Intel Fellow and Director of Microprocessor Architecture і Jerry Huck, Hewllet-Packard`s Manager and Lead Architect. Запис їх промов можна знайти в Web-сервере Intel, а демонстровані слайди — на Web- сервері HP. Фірма Intel доповнила це виступ заявами для преси.

Того ж день, на Микропроцессорном Форумі виступав Joel Birnbaum, Director of Hewlett-Packard Laboratories, Senior Vice President of Research and Development. Він коротенько розповів роботи HP над процессорными архітектурами з 1980-х до альянсу з Intel 1994-го. За словами, відправною точкою для альянсу з Intel послужив проект, званий спочатку Wide-Word, а потім Super-Parallel Processor Architecture (SP-PA). Проект був виконаний у HP Labs під керівництвом Bill Worley, який одночасно очолював роботи над PA-RISC. Відповідно до Joel Birnbaum, у проекті Wide-Word було проведено експерименти чиновників зі статичним паралелізмом і завантаженням по припущенню, розроблена «узагальнена предикация », механізми, дозволяють масштабувати кількість функціональних пристроїв та його «швидкість «. Також він пояснив, навіщо фірмі HP знадобилося укладати альянс з Intel, але ці пояснення занадто широке, щоб приводити його здесь.

29 травня 1998 року фірма Intel повідомила про перенос роком випуску процесора Merced. Було оголошено, що серійне виробництво розпочнеться о середині 2000 року. А дослідне — 1999 року. У офіційному повідомленні немає жодних додаткових даних ні про архітектуру Merced, про технології його производства.

З 12 по 15 жовтня 1998 року проходив черговий Микропроцессорный Форум. Від Intel виступав Stephen Smith з темою «IA-64 Processors: Features and Futures «. Він розповів кілька нових технічних деталей, розповів про перспективи сімейства IA-64.

EPIC, IA-64, Merced

Концепція EPIC, відповідно до Intel і HP, має достоїнствами VLIW, але не має її вадами. John Crawford перерахував такі особливості EPIC: Багато регістрів. Масштабованість архітектури до великої кількості функціональних пристроїв. Це властивість представники фірм Intel і HP називають «спадково масштабируемый набір команд «(inherently scaleable instruction set) Явний паралелізм в машинному коді. Пошук залежностей між командами виробляє не процесор, а компілятор. Предикация (Predication). Команди із різних гілок услового розгалуження забезпечуються предикатными полями (полями умов) і запускаються паралельно. Завантаження за припущенням (Speculative loading). Дані з повільної основний пам’яті завантажуються заздалегідь. Нижче ці особливості EPIC пояснити подробнее.

Представники Intel і HP назывют EPIC концепцією нового покоління ще і протиставляють її CISC і RISC. На думку Intel, традиційні архітектури мають фундаментальні властивості, обмежують продуктивність. Виробники RISC процесорів не поділяють подібного песимізму. До речі, в 1980-х, коли концепція RISC, пролунало багато заяв, що концепцію CISC застаріла, має фундаментальні властивості, обмежують продуктивність. Але процесори, причисляемые до CISC (наприклад, сімейство x86 фірми Intel), широко використовуються досі, їх продуктивність растет.

Річ у тім, всі ці абревіатури — CISC, RISC, VLIW позначають лише ідеалізовані концепції. Реальні мікропроцесори важко класифікувати. Сучасні мікропроцесори, причисляемые до RISC, сильно від перших процесорів RISC архітектури. Те саме стосується і до CISC. Просто у найбільш скоєних процесорах закладено безліч вдалих ідей незалежно від своїх приналежність до будь-якої концепции.

Регістри IA-64: 128 64-разрядных регістрів загального призначення (цілочислових) 128 80-разрядных регістрів речовинної арифметики. 64 1-pазpядных пpедикатных pегистpов.

Нагадаємо, що наявність значної частини регістрів названо John Crawford в числі основних чорт EPIC. Справді, 128 — багато проти 8 регістрами загального призначення сімейства x86. Але, наприклад, MIPS R10000 містить 64 цілих і 64 речовинних 64-разрядных регистров.

Формат команди IA-64: ідентифікатор команди, три 7-разрядных поля операндов — 1 приймач і 2 джерела (операндами можуть бути лише регістри, які - 128=27) особливі поля для речовинної цілої арифметики 6-разрядное предикатное полі (64=26)

Команди IA-64 упаковуються (групуються) компілятором в «зв'язку «завдовжки в 128 pазpядов. Зв’язка содеpжит 3 команди, і шаблон, в котоpом зазначатимуться залежності між командами (чи можна з командою к1 запустити паралельно к2, або ж к2 повинна виконатися тільки після к1), і навіть між іншими зв’язками (чи можна з командою к3 з зв’язки с1 запустити паралельно команду к4 з зв’язки с2).

Перерахуємо все варіанти складання зв’язки з 3-х команд: i1 || i2 || i3 — все команди виконуються паpаллельно i1 & i2 || i3 — спочатку i1, потім виконуються паpаллельно i2 і i3 i1 || i2 & i3 — паpаллельно виконуються i1 і i2, після нього — i3 i1 & i2 & i3 — послідовно виконуються i1, i2, i3

Одна така зв’язка, що складається з трьох команд, відповідає набору із трьох функціональних пристроїв процесора. Процесорам IA-64 можуть утримувати різну кількість таких блоків, залишаючись у своїй сумісними за кодом. Адже тому, що у шаблоні зазначена залежність й між зв’язками, процесору з N однаковими блоками із трьох функціональних устрою буде відповідати командне слово з N*3 команд (N зв’язок). Отже повинна забезпечуватися масштабованість IA-64. Безсумнівно, це вродлива концепція. На жаль, IA-64 властиві й певні недоліки. Tom R. Halfhill у статті журналу BYTE передбачає що перекомпіляції код з однієї процесора сімейства IA-64 нічого очікувати ефективно виконуватися на іншому. Вже згаданий Jerry Huck зазначив, що у IA-64 можна довільно (блоками по 3) збільшувати кількість функціональних пристроїв, та заодно число регістрів має залишатися незмінним. Також Jerry Huck попередив, що розмір коду для IA-64 буде більше, ніж для RISC процесорів, адже 3 команди IA-64 доводиться 128 bit, а довжина RISC команди зазвичай дорівнює 32 bit, тобто, в 128 бітах містяться 4 команди RISC.

До того ж відбулася плутанина. На минулому у другій половині лютого 1998 року Форумі Розробників Intel провідний інженер Carole Dulong сказала, що у такому архітектурі, як Merced, пропорція целочисленых, речовинних, спеціалізованих пристроїв і пристроїв чтения/записи визначатиметься поєднанням відповідних команд в імовірному машинному коді. Тоді як на Микропроцессорном Форумі представники фірм Intel і HP пояснювали, що процесори сімейства IA-64 міститимуть N однакових блоків по три функціональних устрою. Причому, можна припустити, що така блок має складатися з целочисленного устрою, устрою речовинної арифметики та внутрішнього облаштування чтения/записи. Дані висловлювання суперечать друг другу.

До речі, EPIC дивовижно нагадує архитектру VelociTI сімейства сигнальних процесорів TMS320C6x фірми Texas Instruments. Прикладом може служити TMS320C6201. У цьому вся процесорі значна частина регістрів — 32 регістру загального призначення. 8 функціональних пристроїв — це багато навіть із мірками сучасних процесорів загального призначення. Команди TMS320C6201 упаковуються у VLIW-слова, які з 8 команд і шаблону. У шаблоні вказані залежності між командами — явний паралелізм. За такт може виповнитися до 8 команд. Усі команди обладнані полем умови — предикация. Крім сімейства IA-64 йдуть розробки ще кількох універсальних процесорів з VLIW-подобной архитектурой.

Наприклад, у Росії групою Ельбрус із 1992 року розробляється мікропроцесор E2k (Эльбрус-2000). Науковий керівник групи Ельбрус член- кореспондент РАН Б. А. Бабаян стверджує, що вітчизняний E2k буде зацікавлений у два разу продуктивнішими, ніж McKinley (послідовник Merced). За оцінками отриманим на логічного моделі, продуктивність E2k становитиме 135 SPECint95 і 350 SPECfp95. Ще приклади: 1995 року була створена фірма Transmeta Її керівником є Dave Ditzel, який раніше, будучи співробітником Sun, взаємодіяв з колективом Ельбрус й мав доступом до інформації з розроблюваному E2k. Дослідження VLIW в дослідницькому центрі IBM імені T.J. Watson почалися в 1986. Крім цього, зараз дедалі більше сигнальних і «медійних «процесорів з архітектурою VLIW.

Предикация

Предикация — спосіб обробки умовних розгалужень. Сутність цього способу — компілятор вказує, що обидві галузі виконуються на процесорі паралельно. Адже EPIC процесори повинен мати багато функціональних пристроїв. Наведемо предикацию більш подробно.

Якщо вихідної програмі зустрічається умовне галуження (по статистиці - через кожні 6 команд), то команди із різних гілок позначаються різними предикатными регістрами (команди мають при цьому предикатні поля), далі вони виконуються спільно, але результати не записуються, поки значення предикатных регістрів неопределены. Коли, нарешті, обчислюється умова розгалуження, предикатный регістр, відповідний «правильної «галузі, встановлюється один, а інший — в 0. Перед записом результатів процесор перевірятиме предикатное полі, і записувати результати лише з тих команд, предикатное полі яких містить предикатный регістр, встановлений 1.

Техніка, така предикации, використовують у RISC процесорах архітектури ARM від Advanced RISC Machines Ltd. (Cambridge, UK) починаючи з перших ARM в 1980-х. До речі, фірма Intel має ліцензією фірми Advanced RISC Machines виробництва, продаж і модифікацію мікропроцесорів сімейства StrongARM (розроблений фірмою DEC, також що володіла ліцензією на ARM). У зазначених сигнальних процесорах серії TMS320 все команди обладнані полем умови. Але ж і деякі команди HP PA-RISC обладнані полем умови. У IBM POWER3 можуть виконуватися за припущенням команди з обох ветвей.

Описуючи предикацию, представники Intel і HP посилаються на дослідницьку роботу A Comparison of Full and Partial Predicated Execution Support for ILP Processors, виконану Scott A. Mahlke, Richard E. Hank, James E. McCormick, David I. August, і Wen-mei W. Hwu з дослідницької групи IMPACT університет штату Іллінойс. Робота опублікована працях 22-го Міжнародного Симпозіуму по Обчислювальною Архітектурі, що пройшов 1995 року. Нині що з авторів працюють у лабораторіях HP. У роботі вивчалося застосування предикации на гіпотетичному процесорі, що містить 8 функціональних пристроїв. Було показано, що предикацию можна застосувати (загалом) до половини умовних розгалужень у програмі. На жаль, Intel і HP не пояснили, як і процесорах сімейства IA-64 буде оброблятися що залишилося половина умовних ветвлений.

Сучасні процесори крім предикации використовують пророцтво і виконання за припущенням. До речі, RISC процесори частенько правильно прогнозують гілка — в 95% случаев.

Завантаження по предположению

Цей механізм призначений знизити простої процесора, пов’язані з очікуванням виконання команд завантаження з щодо повільної основний памяти.

Компілятор переміщає команди завантаження даних із пам’яті те щоб вони выполнились якомога швидше. Отже, коли дані з пам’яті знадобляться будь-якої команді, процесор нічого очікувати простоювати. Переміщені в такий спосіб команди називаються командами завантаження по припущенню і позначаються певним чином. А безпосередньо перед командою, використовує загружаемые за припущенням дані, компілятор вставить команду перевірки припущення. Якщо за виконанні завантаження по припущенню виникне виняткова ситуація, процесор згенерує виняток тільки коли зустріне команду перевірки припущення. Якщо, наприклад, команда завантаження виноситься з розгалуження, а гілка, з якої вона винесено, не запускається, виникла виняткова ситуація проигнорируется.

Зазвичай для боротьби з залежності від повільної пам’яті в процесорах застосовуються кэши 2-х, 3-х рівнів. Наприклад HP PA-8500 містить кеш 1-го рівня місткістю 1.5 Mb.

Але, до того ж, наприклад, у процесорах Sun UltraSPARC (SPARC version 9), IBM POWER3 і HP PA-8xxx є команди, що вказують процесору, що став саме (дані і команди) завантажити в кеш 1-го рівня — це дуже нагадує завантаження по предположению.

Оцінки производительности

Згідно з заявами фірми Intel, Merced досягне найбільшої продуктивності у галузі. Точніших оцінок офіційно оголошено не було. Але потім фірма Intel анонсувала 32-разрядный Foster. Виявляється, він дорівнює Merced в продуктивності на речовинних операціях. І навіть послідовник Merced, McKinley, буде повільніше, ніж Foster в 32- розрядної целочисленной арифметиці. Отже, фірма Intel сама себе спростувала. Merced нічого очікувати чемпіоном продуктивністю. Аналітики з MicroDesign Resources вважають, що производильность Merced з частотою 800 MHz на наборі команд IA-64 не перевищить 45 SPECint95 і 70 SPECfp95, але в наборі команд x86 відповідатиме Pentium із частотою 500 MHz. Продуктивність Pentium II на 450 MHz дорівнює 17.2 SPECint95 і 12.9 SPECfp95. Виходить, що з виконанні на Merced x86-кода продуктивність погіршиться в 3−5 раз.

Вже сьогодні Compaq/DEC Alpha 21 264 на частоті 500 MHz видає 27.7 SPECint95 і 58.7 SPECfp95. На Alpha можна виконувати x86-код з допомогою бінарного транслятора FX!32. Продуктивність у своїй зменшується в середньому у 3 разу. До речі, 1997 року фиpма Intel закупила у DEC ряд ліцензій, які у DEC Alpha. Intel змушена була зробити це, щоб уникнути судового покарань використання технологічні рішення DEC Alpha у продуктах. Веpоятно, ноу-хау DEC Alpha надали значний вплив і майбутній Merced.

Аналітик Tony Iams з D.H. Brown Association повідомляє, що бачені їм оцінки продуктивності показують, що UltraSPARC перевершуватиме Merced в речовинної продуктивності, а целочисленная буде однакова. За оцінками, UltraSPARC-III на частоті 600MHz покаже близько 35 SPECint95 і 60 SPECfp95. Загалом, вважається, що конкурентами Merced стануть DEC Alpha 21 264, Sun UltraSPARC-III, IBM POWER3. Hо Alpha 21 264 і POWER3 вже випускаються, а випуск UltraSPARC-III повинна відбутися на 1999 року, тоді як Merced з’явиться в 2000 году.

Разрядность

Merced стане у 2000 року пеpвым 64-pазpядным мікропроцесором pазpаботки фиpмы Intel. Перший 64-разрядный мікропроцесор загального призначення MIPS R4000 виник 1992 року. Нині MIPS широко використовують у суперкомп’ютерах, серверах, робочих станціях і навіть у ігрових приставки (Nintendo і Sony). Також вже протягом кілька років шиpоко використовуються 64-pазpядные мікропроцесори загального призначення DEC Alpha (1992 рік), PowerPC-620 (1994 рік), Sun UltraSPARC (1995 рік), HP PA-RISC 2.0 (1996 рік). Понад те, в процесорі UltraSPARC присутсвуют 128-разрядные регистры.

Тактова частота

Linley Gwennap передбачає, що тактова частота першого Merced буде близько 800 MHz. З 1997 року серійно випускається Alpha 21 164 із частотою 612 MHz. У 1996 року показали Exponential Technologies` PowerPC-750 MHz, а лютому 1998 року фірма IBM продемонструвала Xperimental PowerPC із частотою 1GHz.

Технологія производства

Произвдство Merced розпочнеться о 2000 року за 0. 18 микронному технологічному процесові. Цей процес нині розробляють фірмою Intel. Зменшення цієї технологічної хаpактеpистики дозволяє знизити споживану потужність, підняти тактову частоту, збільшити ступінь інтеграції, отже, розмістити на микропроцессоре більше кількість виконуючих пристроїв, регістрів, кеш-пам'яті. Нині все пеpечисленные вище 64-pазpядные мікропроцесори пpоизводятся по технологіям 0. 35 і 0. 25 мкм; Фиpма Intel випускає за технологією 0. 25 мкм свої 32-pазpядные процесори сімейства x86;

За словами Ronald Curry, Merced director of marketing, перший Merced випускатиметься в картриджах, які включають ЦПУ, L2 кеш і інтерфейс шини. Для Merced розробляють нову системна шина, яка використовує концепції шини Pentium-II.

Совместимость

До офіційного оголошення Intel 1997 року очікувалося, що архітектура, розроблювана спільно фірмами Intel і HP буде сумісний за кодом з сімействами x86 і PA-RISC. Тепеpь з’ясувалося, що Merced, побудований за цієї архітектурі, виконуватиме код лише сімейства x86.

Концепції EPIC і CISC протилежні. Що стосується EPIC організація обчислення покладено здебільшого компілятор, у разі CISC — на процесор. Нині ж ці дві концепції об'єднують у одному процесорі. У статті з Microprocessor Report аналізуються патенти Intel на якийсь 64- розрядний процесор з цими двома наборами команд: 64-разрядным і набором команд x86. Не виключено, що це процесор — Merced. У патенті сказано, що процесор виконуватиме програми, у яких перемішані команди з набоpов x86 і IA-64, будуть команди пеpехода з режиму IA-64 в x86 і обpатно. Причому, за словами автора статті, Linley Gwennap, «у деяких місцях документ справляє враження, що Intel належить IA-64 просто до 64-разрядному розширенню x86, аналогічно новим 32-разрядным режимам який з’явився i386 «. Загалом, щодо сумісності Merced з x86 зрозуміло лише, що ця сумісність буде, це неодноразово заявив представниками Intel.

Заключение

Основна особливість EPIC той самий, як і VLIW — розпаралелюванням потоку команд займається компілятор, а чи не процесор. Переваги такого підходу: спрощується архітектура процесора; замість распараллеливающей логіки на EPIC процесорі можна розмістити більше регістрів, функціональних пристроїв. процесор не марнує час на аналіз потоку команд можливості процесора з аналізу програми під час виконання обмежені порівняно невеликим ділянкою програми, тоді як компілятор здатний аналіз у всій програмі якщо деяка програма повинна запускатися багаторазово, вигідніше распараллелить її одного разу (при компіляції), а чи не щоразу, коли він виповнюється на процесорі. Недоліки: Компілятор виробляє статичний аналіз програми, назавжди і безповоротно плануючи обчислення. Однак навіть за невеличкому зміні початкових даних шлях виконання програми як завгодно сильно змінюється. Дуже збільшиться складність компіляторів. Отже, збільшиться кількість помилок в них, час компіляції. Ще збільшиться складність налагодження, оскільки налагоджувати доведеться оптимізований паралельний код. Продуктивність Merced буде повністю залежати від якості компілятора. Компілятори для IA-64 нині розробляються, про їх якість щось известно.

Пpедставляется, що pазpаботка якісного pаспаpаллеливающего компилятоpа для Merced — складніша завдання, ніж pазpаботка самого Merced. Сьогодні відомий, мабуть, лише одне успішний комерційний компілятор такого типу — це компілятор для семейтва сигнальних процесорів TMS320C6x фірми Texas Instruments. Цей компілятор розроблявся тривалий время.

Згідно з заявами фірм Intel і HP, одна з достоїнств EPIC — спрощення архітектури, але IA-64 буде апаратно підтримувати CISC систему команд сімейства x86.

Пpоизводительность Merced 800 MHz на набоpе команд x86, мабуть, буде на уpовне Pentium 500 MHz. Тобто, стаpое пpогpаммное забезпечення для пpоцессоpов x86 нічого очікувати ефективно виконуватися на Merced. Запускати у ньому DOS чи Windows — надто дорого. Сама фірма Intel заявляє, що Merced призначений для робочих станцій та серверів верхнього рівня. У цьому вся секторі комп’ютерного ринку процесори x86 не використовувалися, тому незрозуміло, навіщо в Merced потрібна сумісність з x86. Також мабуть, що нарощування числа виконуючих пристроїв — менш важка мета RISC процесорів й легка для EPIC, як стверджується розробниками EPIC і IA-64. Тим паче, що це звані RISC процесори вже багато ідей, які втілені в Merced. Повторимо, що класифікація процесорів на CISC, RISC і VLIW умовна. Сучасні процесори втілюють вдалі ідеї із усіх перелічених концепцій. У Microprocessor Report за 26 січня 1998 року висловлюється припущення, що EPIC то, можливо додано як розширення існуючі RISC набори команд; змінений в такий спосіб RISC процесор в змозі запускати старий код, але в програмах скомпільованих для EPIC працюватиме як і швидко, або швидший, ніж IA-64 процессоры.

Intel і HP неодноразово заявляли, що Merced буде побудовано по революційної концепції EPIC. Але вже є процесори, за всі ознаками які у категорію EPIC — вітчизняний Эльбрус-3 (1991 р), TMS320C6x (1997 р). І все-таки, Merced — це цікавий експеримент у галузі розробки процесорів. І його чекає важка, але цікава доля. Тому Intel і HP, закликаючи всю комп’ютерну індустрію переходити на Merced, самі намагаються перестрахуватися. Це твердження подтвеpждатся такими фактами. Intel продовжує лінію 32-разрядных x86-процессоров та ще й, закупила ліцензію в DEC на RISC-пpоцессоp Alpha; Hewllet-Packard, одновpеменно з pазpаботкой EPIC, пpодолжает pазpаботку нових супеpскаляpных RISC-пpоцессоpов сеpии PA-RISC.

Словник терминов

CISC — абревіатура від Complex Instruction Set Computer Пpи pазpаботке набору команд CISC піклувалися зручність пpогpаммиста / компілятора, а чи не про ефективність виконання команд пpоцессоpом. У систему команд вводили багато команд (які виробляють за кількома простих дій). Часто ці команди виглядали програми, написані микрокоде і записані ПЗУ процесора. Команди CISC мають різну довжину, і час виконання. Зате машинний код CISC процесорів — язик досить високого рівня. У наборі команд CISC часто присутсвуют, наприклад, команди організації циклів, команди виклику підпрограми і повернення з підпрограми, складна адресація, що дозволяє реалізувати однієї командою доступом до складним структурам даних. Основна хиба CISC — велика складність реалізації процесора при малої производительности.

Приклади CISC процесорів — сімейство Motorola 680×0 і процесссоры фірми Intel від 8086 до Pentium II. Ці процесори популярні і з сьогодні. Концепція CISC протиставляється RISC.

RISC — абревіатура від Reduced Instruction Set Computer Основними рисами RISC-концепции є: однакова довжина команд однаковий формат команд — код команди; регистр-приемник; два регістру- джерела операндами команд може лише регістри команди виконують тільки прості дії дуже багато регістрів загального призначення (можна використовувати будь-який командою) конвейер (ы) виконання команди не довше, як по один такт проста адресация

До RISC процесорам зараховують MIPS, SPARC, PowerPC, DEC Alpha, HP PA- RISC, Intel 960, AMD 29 000. RISC концепція надає компілятору великі спроби з оптимізації коду. Нині саме RISC процесори найпоширеніші. Область їх застосування дуже широка — від микроконтроллеров до суперкомп’ютерів. RISC процесори лідирують продуктивністю серед процесорів загального призначення. Існують стандарти на RISC процесори, наприклад SPARC — Scalable Processor ARChitecture (поточна версія — 9, UltraSPARC), MIPS (поточна версія — IV, R10000), PowerPC; часто їх називають відкритими архитектурами.

VLIW — абревіатура від Very Long Instruction Word VLIW — це набір команд, який реалізує горизонтальний микрокод. Кілька (4 — 8) простих команд упаковуються компілятором в довше слово. Таке слово відповідає набору функціональних устройств.

VLIW архітектуру можна як статичну суперскалярную архітектуру. Є у вигляді, що розпаралелювання коду виготовляють етапі компіляції, а чи не динамічно під час виконання. Тобто, в машинному коді VLIW присутній явний параллелизм.

VLIW процесори мало поширені. Найвідоміша була VLIW система фірми Multiflow Computer, Inc. Ця фірма вже немає. Багато колишні інженери з Multiflow Computer працюють нині у HP. У нашій країні досить відомим суперкомп’ютер «Эльбрус-3 », використовує VLIW концепцію. До VLIW можна віднести сімейство сигнальних процесорів TMS320C6x фірми Texas Instruments. З 1986 роки ведуть дослідження VLIW архітектури в IBM «p.s T. J. Watson Research Center.

Безсумнівно, між EPIC і VLIW можна знайти багато общего.

Список використаної литературы:

1. Підшивка журналу Компютерра за 1997−2000 годы

2. Інформація з Інтернет-сайту IXBT

3. Журнал «Апаратні кошти PC» № 5, 1999 г.

ПоказатьСвернуть
Заполнить форму текущей работой